Обломок W971GG6JB-18 флэш-памяти, микросхема памяти BGA84 IC SDRAM DDR2 64Mx16
| Особенности |
| Тип |
DDR2 SDRAM |
| Организация |
x16 |
| Скорость |
1066 MT/s |
| Напряжение тока |
1,8 v |
| Пакет |
WBGA-84 |
W971GG6JB 1G биты DDR2 SDRAM, организованные как 8 388 608 слов x 8 банков x 16 битов. Этот прибор достигает высокоскоростных скоростей передачи до 1066Mb/sec/pin (DDR2-1066) для различных применений. W971GG6JB сортировано в следующие части ранга: -18, -25, 25L, 25I, 25A, 25K и -3. -18 частей ранга уступчивы к (6-6-6) спецификации DDR2-1066. Части ранга -25/25L/25I/25A/25K уступчивы к (5-5-5) спецификации DDR2-800 (гарантированы, что поддерживают части ранга 25L IDD2P = 7 мам и гарантированы, что поддерживает IDD6 = 4 мамы на коммерчески температуре, промышленные части ранга 25I ≤ 95°C ≤ TCASE -40°C). -3 частей ранга уступчивы к (5-5-5) спецификации DDR2-667.
Автомобильная температура частей ранга, если предложено, имеет 2 одновременных требования:, то температура окружающей среды (ЖИВОТИКИ) окружая прибор не может быть более менее чем -40°C или большой чем +95°C (для 25A), +105°C (для 25K), и температура случая (TCASE) не могут быть более менее чем -40°C или большая чем +95°C (для 25A), +105°C (для 25K). Спецификации JEDEC требуют обновленный тариф для того чтобы удвоить когда TCASE превышает +85°C; это также требует, что польза высокотемпературной собственной личности освежает вариант. Дополнительно, сопротивление ODT и импеданс вход-выхода необходимо derated когда TCASE < 0°C или > +85°C.
Все входные сигналы контроля и адреса синхронизированы с парой внешне поставленных дифференциальных часов. Входные сигналы заперты на задвижку на перекрестный этап дифференциальных часов (CLK поднимая и НЕ CLK понижаясь). Все I/Os синхронизированы с одиночным законченным DQS или дифференциальной парой DQS- НЕ DQS в моде источника одновременной.
Особенность:
Особенности
- Электропитание: VDD, VDDQ = 1,8 V ± 0,1 V
- Двойные данные классифицируют архитектуру: 2 передачи данных в такт
- Латентность CAS: 3, 4, 5, 6 и 7
- Длина взрыва: 4 и 8
- Двухнаправленные, дифференциальные стробы данных (DQS и НЕ DQS) переданы/получены с данными
- Кра-выровнянный с прочитанными данными и центр-выровнял с напишите данные
- DLL выравнивает переходы DQ и DQS с часами
- Входные сигналы дифференциальных часов (CLK и НЕ CLK)
- Маски данных (DM) для пишут данные
- Команды вошли в на каждый положительный край CLK, данные и маска данных ссылаться на к обоим краям DQS
- Вывешенная НЕ латентность CAS programmable аддитивная поддержанная для того чтобы сделать команду и эффективность шины данных
- Прочитанная латентность = аддитивная латентность плюс латентность CAS (RL = AL + CL)
- Регулировка импеданса -Обломок-водителя (OCD) и На-Плашк-прекращение (ODT) для лучшего качества сигнала
- деятельность Автоматическ-дозарядки для чтения и написать взрывы
- Автомобиль освежает и собственная личность освежает режимы
- Precharged спуск силы и активная сила вниз
- Напишите маску данных
- Напишите латентность = прочитанная латентность - 1 (WL = RL - 1)
- Интерфейс: SSTL_18
- Упакованный в шарике WBGA 84 (² 8X12.5 mm), используя неэтилированные материалы с RoHS уступчивым
