Серия ядра I5 чипа процессора I5-6440HQ SR2FS C.P.U. (6MB тайник, до 3.5GHz) - C.P.U. тетради
Ядр i5-6440HQ четырехъядерный процессор основанный на архитектуре Skylake, которая была запущена в сентябре 2015. В дополнение к 4 ядрам C.P.U. (отсутствие Гипер-продевая нитку поддержки) хронометрировал на 2,6 до 3,5 GHz (4 ядрах: максимальные 3,1 GHz, 2 ядра: максимальный 3,3 GHz), обломок также интегрирует графики HD 530 GPU и регулятор памяти двойн-канала DDR4-2133/DDR3L-1600. C.P.U. изготовлено используя процесс 14 nm с транзисторами FinFET.
Номер i5-6440HQ процессора
| Номер процессора | i5-6440HQ |
| Семья | Чернь ядра i5 |
| Технология (микрон) | 0,014 |
| Скорость процессора (GHz) | 2,6 |
| Размер тайника L2 (KB) | 1024 |
| Размер тайника L3 (MB) | 6 |
| Число ядров | 4 |
| EM64T | Поддержанный |
| Технология HyperThreading | Не поддержанный |
| Технология виртуализации | Поддержанный |
| Увеличенная технология SpeedStep | Поддержанный |
| Особенность сдержанная Исполнять-отключением | Поддержанный |
Общая информация:
Архитектура Microarchiteture:
| Microarchitecture | Skylake |
| Ядр процессора | Skylake-H |
| Вырежьте сердцевина из шагать | R0 (SR2FS) |
| Процесс производства | 0,014 микрона |
| Ширина данных | бит 64 |
| Число ядров C.P.U. | 4 |
| Число потоков | 4 |
| Блок плавающей запятой | Интегрированный |
| Размер вровень 1 тайника | 4 x 32 путь KB 8 установил ассоциативные тайники инструкции
4 x 32 путь KB 8 установил ассоциативные тайники данных |
| Размер вровень 2 тайников | 4 x 256 путь KB 4 установил ассоциативные тайники |
| Размер вровень 3 тайников | 6 путь MB 12 установил ассоциативный, который делят тайник |
| Физическая память | 64 GB |
| Мультипроцессирование | Не поддержанный |
| Расширения и технологии | - Инструкции MMX
- SSE/течь расширения SIMD
- SSE2/течь расширения 2 SIMD
- SSE3/течь расширения 3 SIMD
- SSSE3/дополнительные течь расширения 3 SIMD
- SSE4/SSE4.1 + SSE4.2/течь расширения 4 SIMD
- AES/инструкции предварительного шифрования стандартные
- AVX/предварительные расширения вектора
- AVX2/предварительные расширения 2,0 вектора
- BMI/BMI1 + BMI2/инструкции манипуляции бита
- F16C / шестнадцатиразрядные с плавающей точкой инструкции преобразования
- Операнд FMA3/3 сплавленный длядобавления инструкций
- EM64T/технология выдвинутой памяти 64/Intel 64
- NX/XD/исполняют бит отключения
- Технология VT-x/виртуализации
- VT-d/виртуализация для сразу I/O
- Технология 2,0 поддержки TBT 2,0/Turbo
- TXT/доверенная технология исполнения
- TSX/деловые расширения синхронизации
- Расширения предохранения от MPX/памяти
- SGX/расширения предохранителя программного обеспечения
|
| Особенности низкой мощности | Увеличенная технология SpeedStep |
Интегрированные peripherals/компоненты:
| Регулятор дисплея | 3 дисплея |
| Интегрированные графики | Тип GPU: HD 530
Ярус графиков: GT2
Microarchitecture: Gen 9
Блоки исполнения: 24
Низкопробная частота (MHz): 350
Максимальная частота (MHz): 950 |
| Регулятор памяти | Число регуляторов: 1
Каналы памяти: 2
Поддержанная память: DDR3L-1600, LPDDR3-1866, DDR4-2133
Максимальная ширина полосы частот памяти (GB/s): 34,1 |
| Другие peripherals | - Сразу средства массовой информации взаимодействуют 3,0
- PCI выражает интерфейс 3,0 (16 майн)
|
Электрические/термальные параметры:
| Максимальная рабочая температура | 100°C |
| Термальная сила дизайна | 45 ватт |
