Процессор C.P.U. Xeon E5-2696 v4 SR2J0 сервера (тайник 55M, вверх по to2.2 HZ) - C.P.U. сервера настольное
Xeon E5-2696 v4 64-разрядный микропроцессор docosa-ядра x86 введенный Intel в 2016. Этот MPU сервера конструирован для окружающих сред 2S. Работающ на 2,2 GHz с boostfrequency turbo 3,7 GHz для одиночного активного ядра, этот MPU имеет TDP 150 w и изготовлен на процессе 14 nm (основанном на Broadwell).
Общая информация:
| Тип | C.P.U./микропроцессор |
| Сегмент рынка | Сервер |
| Семья | Intel Xeon E5 V4 |
| Номер модели | E5-2696 v4 |
| Частота | 2300 MHz |
| Скорость автобуса | 5 GT/s DMI |
| Множитель часов | 23 |
| Пакет | массив решетки земли Сальто-обломока 2011-land |
| Гнездо | Гнездо 2011-3/R3/LGA2011-3 |
| Размер | 2,07" x 2,01"/5.25cm x 5.1cm |
Архитектура/Microarchitecture:
| Microarchitecture | Haswell |
| Платформа | Grantley-EP |
| Ядр процессора | Haswell-EP |
| CPUID | 306F2 (SR1XK) |
| Процесс производства | 0,022 микрона |
| Ширина данных | бит 64 |
| Число ядров C.P.U. | 18 |
| Число потоков | 36 |
| Блок плавающей запятой | Интегрированный |
| Размер вровень 1 тайника | 18 x 32 путь KB 8 установил ассоциативные тайники инструкции
18 x 32 путь KB 8 установил ассоциативные тайники данных |
| Размер вровень 2 тайников | 18 x 256 путь KB 8 установил ассоциативные тайники |
| Размер вровень 3 тайников | 45 путь MB 20 установил ассоциативный, который делят тайник |
| Мультипроцессирование | До 2 процессора |
| Расширения и технологии | - Инструкции MMX
- SSE/течь расширения SIMD
- SSE2/течь расширения 2 SIMD
- SSE3/течь расширения 3 SIMD
- SSSE3/дополнительные течь расширения 3 SIMD
- SSE4/SSE4.1 + SSE4.2/течь расширения 4 SIMD
- AES/инструкции предварительного шифрования стандартные
- AVX/предварительные расширения вектора
- AVX2/предварительные расширения 2,0 вектора
- BMI/BMI1 + BMI2/инструкции манипуляции бита
- F16C / шестнадцатиразрядные с плавающей точкой инструкции преобразования
- Операнд FMA3/3 сплавленный длядобавления инструкций
- EM64T/технология выдвинутой памяти 64/Intel 64
- NX/XD/исполняют бит отключения
- HT/технология Гипер-продевать нитку
- Технология VT-x/виртуализации
- TBT/технология поддержки Turbo
- VT-d/виртуализация для сразу I/O
- TXT/доверенная технология исполнения
|
| Особенности низкой мощности | Увеличенная технология SpeedStep |
| Интегрированные peripherals/компоненты |
| Интегрированные графики | Никакие |
| Регулятор памяти | Число регуляторов: 2
Каналы памяти в регулятор: 2
Поддержанная память: DDR4 |
| Другие peripherals | - Сразу средства массовой информации взаимодействуют 2,0
- Быстрое соединение v1.1 пути (2 связи)
- PCI выражает интерфейс 3,0 (40 майн)
|
Интегрированные peripherals/компоненты:
| Интегрированные графики | Никакие |
| Регулятор памяти | Число регуляторов: 2
Каналы памяти в регулятор: 2
Поддержанная память: DDR4 |
| Другие peripherals | - Сразу средства массовой информации взаимодействуют 2,0
- Быстрое соединение v1.1 пути (2 связи)
- PCI выражает интерфейс 3,0 (40 майн)
|
