Всеобщим определенная программным обеспечением платформа радио, 2950 USRP-LW, 120MHz
2950 USRP-LW высокопроизводительная, масштабируемая программн-определенная платформа радио (SDR) для конструируя и раскрывая систем коммуникаций следующего поколени беспроводных. Он состоит из одного USRP-LW X310, 2 дочерних плат WBX-LW 120MHz RF и одного OCXO,
Архитектура компьютерного оборудования 2950 USRP-LW совмещает 2 расширенных слота дочерней платы ширины полосы частот с шириной полосы частот до 40M от 50 MHz к 2,2 GHz. И она отличает множественными высокоскоростными интерфейсами для выбора от (PCIe, порты сети стандарта Ethernet гигабита Gigabit/10), так же, как богатым ресурсами, потребител-programmable Kintex-7 FPGA. К тому же, 2950 USRP-LW использует водителя открытого источника кросс-платформенного UHD, с большое количество рамками развития, совместимых архитектурами ссылки, и проектов открытого источника.
Как цифровое обрабатывая ядр 2950 USRP-LW XC7K410T FPGA обеспечивает высокоскоростное взаимодействие между всеми главными компонентами. Включает начало RF, интерфейс хозяина, и память DDR3. Дефолт FPGA обеспечивает совсем UHDs для контролировать цифровое downconversion и цифровое upconversion, точную частоту настраивая, и некоторые другие блоки функции DSP. Потребители могут пользоваться запасным космосом богатого ресурсами Kintex-7 FPGA, плюс рамки развития RFNoC поддержанные USRP, для того чтобы начать и снабдить их собственное DSP обрабатывая модули.
Набор оборудования 2950 USRP-LW включает: один главный блок 2950 USRP-LW, кабель гигабита, переходник гигабита SFP+, переходник силы, кабель USB2.0 JTAG, корень кабеля 4 RF соединителя SMA.
2950 TheUSRP-LW предлагает разнообразие высокоскоростные интерфейсы для выбора от. На панели прибора, порт сети стандарта Ethernet гигабита одна из самой простой и наиболее обыкновенно использовал пути соединиться. Для применений с выдвинутой шириной полосы частот и низкой латентностью, как исследования PHY/MAC, X310 обеспечивает эффективный интерфейс шины PCIe x4 для этой детерминистской деятельности. Когда применение использует запись или мульти-узел сети обрабатывая, порт 10 гигабит самый лучший выбор.
2950 USRP-LW включает много дополнительных особенностей которые помогут некоторым другим беспроводным применениям. Например, в дизайне FPGA, 1GB DDR3 на материнской плате можно использовать как буферизация и хранение данных данных. Внутреннее GPSDO обеспечивает высокоточную ссылку частоты синхронизированный на систему GPS с задержкой синхронизации чем 50ns. Позволяет потребителю контролировать внешние компоненты как усилители и переключатели через интерфейс GPIO, входные сигналы поддержки как пуски события, и наблюдает отлаживайте сигналы. 2950 USRP-LW также включает внутренний переходник JTAG который позволяет разработчикам легко нагрузить и отлаживать новые изображения FPGA.
