Локальные сети MPU микропроцессоров MPC852TVR50A 50 USB локальных сетей I2C SPI UART MHz

Локальные сети MPU микропроцессоров MPC852TVR50A высококачественные 50 USB локальных сетей I2C SPI UART MHz

Особенности

Следующий список суммирует ключевые особенности MPC852T:

• Врезанное ядр MPC8xx до 100 MHz

• Максимальная деятельность частоты внешнего автобуса 66 MHz

— Частоты ядра 100MHz/80MHz поддерживают режим 2:1 только

— Частоты ядра 50MHz/66MHz поддерживают и режимы 1:1 и 2:1

• Одно-вопрос, трицатидвухразрядное ядр (совместимое с определением архитектуры PowerPC) с 32, трицатидвухразрядные общецелевые регистры (GPRs)

— Ядр выполняет прогноз ветви с условным prefetch, без условного исполнения

— тайник данных 4-Kbyte и тайник инструкции 4-Kbyte

– тайник инструкции 4-Kbyte двухсторонний, набор-ассоциативный с 128 наборами

– тайник данных 4-Kbyte двухсторонний, набор-ассоциативный с 128 наборами

– Сцепление тайника и для тайников инструкции и данных поддержано на 128 блоках тайника бита (4-word)

– Тайники физически обращаться к, снабжают наиболее меньше недавно используемый (LRU) алгоритм замены, и lockable на основание блока тайника

— MMUs с 32 входом TLB, полностью ассоциативные инструкция и данные TLBs

— Размеры страницы поддержки MMUs множественные 4, 16, и 512 кбайтов, и 8 мбайт; 16 виртуальных мест для адреса и 16 групп защиты

• До трицатидвухразрядная шина данных (динамическое определение размеров автобуса для 8, 16, и 32 битов)

• 32 линии адреса

• Регулятор памяти (8 банков)

— Содержит полный регулятор динамического RAM (ДРАХМЫ)

— Каждый банк может быть обломоком отборным или RAS для того чтобы поддержать банк ДРАХМЫ

— До 30 статусов ожидания programmable в банк памяти

— Интерфейс Glueless к ДРАХМЕ, SIMMS, SRAM, EPROMs, внезапным EPROMs, и другим запоминающим устройствам

— Регулятор ДРАХМЫ programmable поддержать большинств интерфейсы памяти размера и скорости

— 4 линии CAS, 4 МЫ линии, одна линия OE

— Доступное ботинка обломок-отборное на возврате (варианты для 8, 16-, или трицатидвухразрядных памятей)

— Переменные размеры блока (32 Kbyte-256 мбайт)

— Дискретный напишите защиту

— логика арбитража автобуса На-обломока

• Быстрый регулятор локальных сетей (FEC)

• Общецелевые таймеры

— 2 шестнадцатиразрядных таймера или один трицатидвухразрядного таймер

— Режим ворот может позволить/вывести считать из строя

— Прерывание можно замаскировать на захвате спички и события ссылки

• Блок системной интеграции (SIU)

— Монитор автобуса

— Сторожевой пес программного обеспечения