XC9536XL-10VQG44I CPLD - сложные приборы Programmable логики 3.3V 36 mc CPLD

XC9536XL-10VQG44I CPLD - сложные приборы Programmable логики 3.3V 36 mc CPLD

Особенности

• 5 задержек логики штыр-к-штыря ns

• Частота системы до 178 MHz

• 36 macrocells с 800 годными к употреблению воротами

• Доступный в небольших пакетах следа ноги - 44 штыре PLCC (34 штыря I/O потребителя) - 44 штырь VQFP (34 штыря) - 48 штырь CSP I/O потребителя (36 штырей I/O потребителя) - 64 штырь VQFP (36 штырей) I/O потребителя - Pb свободное от доступного для всех пакетов

• Оптимизированный для высокопроизводительных 3.3V систем - деятельность низкой мощности - терпимые штыри I/O 5V признавают 5 v, сигналы 3.3V, и 2.5V - возможность выхода 3.3V или 2.5V - предварительная технология CMOS быстрая FLASH™ размера особенности 0,35 микронов

• Предварительные особенности системы - В-система programmable - главные штыр-запирать и routability с быстрой матрицей переключателя CONNECT™ II - дополнительными широкими 54 блоками функции входного сигнала - до 90 продукт-условий в macrocell с индивидуальным распределением продукт-условия - заворотом местных часов с 3 одного продукт-условия часами глобального и - индивидуальный выход позволить согласно со штырь выхода - гистерезис входного сигнала на всех входных сигналах штыря потребителя и границ-развертки - сети на всех входных сигналах штыря потребителя - полная границ-развертка Автобус-владением стандарта 1149,1 IEEE (JTAG)

• Быстрое одновременное программирование

• Управление тарифа ряда на индивидуальных выходах

• Увеличенные особенности безопасности данных

• Превосходные качество и надежность - выносливость превышение 10 000 программ/стирания задействует - удерживание 20 данным по года - предохранение от ESD превышая 2,000V

• Pin-совместимый с прибором 5V-core XC9536 в 44 пакете штыря PLCC и 48 ПРЕДУПРЕЖДЕНИИ пакета штыря CSP: Программируя диапазон температур ЖИВОТИКОВ = 0° c к +70° c

Описание

XC9536XL 3.3V CPLD прицеленное для применений высокопроизводительного, низшего напряжения в связях ведущей кромки и компьютерных систем. Оно состоится из 2 блоков функции 54V18, обеспечивающ 800 годных к употреблению ворот с задержками распространения 5 ns. См. диаграмму 2 для обзора архитектуры.