всеобщим определенный программным обеспечением SDR высокой эффективности платформы радио 40MHz

Универсальная программная радиоплатформа, USRP-LW 2940, 40MHz

USRP-LW 2940 представляет собой высокопроизводительную масштабируемую программно-определенную радио (SDR) платформу для проектирования и развертывания беспроводных систем связи следующего поколения.Он состоит из одной USRP-LW X310 и двух WBX-LW 40MHz RF дочерних плат

ВUSRP-LW 2940Архитектура оборудования сочетает в себе два слота для расширенной полосы пропускания дочерней платы с полосой пропускания до 40 М от 50 МГц до 2,2 ГГц.Гигабитные / 10 Гигабитные Ethernet-порты), а также богатой ресурсами, программируемой пользователем Kintex-7 FPGA.USRP-LW 2940использует кроссплатформенный драйвер UHD с открытым исходным кодом, с большим количеством рамок разработки, совместимых справочных архитектур и проектов с открытым исходным кодом.

В качестве центра цифровой обработкиUSRP-LW 2940FPGA XC7K410T обеспечивает высокоскоростную связь между всеми основными компонентами.По умолчанию FPGA обеспечивает все UHD для управления цифровой конверсией вниз и цифровой конверсией вверхПользователи могут воспользоваться свободным пространством богатой ресурсами Kintex-7 FPGA, а также рамкой разработки RFNoC, поддерживаемой USRP,разработать и внедрить свои собственные модули обработки DSP.

ВUSRP-LW 2940Комплект оборудования включает: одинUSRP-LW 2940Главный блок, Гигабитный кабель, SFP+ Гигабитный адаптер, адаптер питания, USB2.0 JTAG кабель, соединитель SMA RF кабель 4 корневой.

Сравнительная таблица производительности FPGA серии Ethernet-портов и серии X

ВUSRP-LW 2940На панели устройства порт Gigabit Ethernet является одним из самых простых и наиболее часто используемых способов подключения.Для приложений с расширенной пропускной способностью и низкой задержкой, такие как исследования PHY/MAC, X310 обеспечивает эффективный автобусный интерфейс PCIe x4 для этой детерминированной операции.10 гигабитный порт - лучший выбор.

ВUSRP-LW 2940Например, в конструкции FPGA 1 ГБ DDR3 на материнской плате может использоваться в качестве буферизации данных и хранения данных.Опциональный внутренний GPSDO обеспечивает высокоточную частоту ссылки при синхронизации с системой GPS с задержкой синхронизации менее 50ns. Позволяет пользователю управлять внешними компонентами, такими как усилители и переключатели через интерфейс GPIO, поддерживать входы, такие как триггеры событий, и наблюдать сигналы отладки.USRP-LW 2940также включает в себя внутренний адаптер JTAG, который позволяет разработчикам легко загружать и отлаживать новые изображения FPGA.