I/O 550MHz Virtex XC5VFX70T-2FF1136I 640 5 FPGA
Номер модели:XC5VFX70T-2FF1136I
Количество минимального заказа:1 PCS
Условия оплаты:T/T, западное соединение, PayPal, обеспечение торговлей, кредитная карточка
Способность поставки:186 ПК
Срок поставки:3-5 день
Упаковывая детали:Упаковка международного стандарта
контакт
Add to Cart
Активный участник
Shenzhen Guangdong China
Адрес:
R1811, b Bldg, башня Jiahe, No.3006 Shennan средний Rd, Шэньчжэнь, Китай
последний раз поставщика входа:
в рамках 27 .
Информация о продукте
Профиль Компании
Информация о продукте
I/O 550 MHz Virtex-5 XC5VFX70T-2FF1136I IC FPGA FBGA-1136 640
| Атрибут продукта | Атрибут со значением |
|---|---|
| Xilinx | |
| FPGA - Вентильная матрица поля Programmable | |
| Virtex-5 | |
| I/O 640 | |
| 1 v | |
| - 40 c | |
| + 100 c | |
| SMD/SMT | |
| FBGA-1136 | |
| Тариф данных: | 6,5 Gb/s |
| Серия: | XC5VFX70T |
| Бренд: | Xilinx |
| Распределенный RAM: | kbit 820 |
| Врезанный RAM блока - EBR: | kbit 5328 |
| Максимальная равочая частота: | 550 MHz |
| Влага чувствительная: | Да |
| Количество приемопередатчиков: | Приемопередатчик 16 |
| Тип продукта: | FPGA - Вентильная матрица поля Programmable |
| Количество пакета фабрики: | 1 |
| Subcategory: | Programmable логика ICs |
| Фирменное название: | Virtex |
550 MHz интегрировали память блока
• Одновременная поддержка FIFO без неопределенности флага
• Опционные этапы трубопровода для высокого класса исполнения
• Байт-напишите возможность
• Преданная трасса каскада для того чтобы сформировать 64K x 1 память без использования трассы FPGA
• Интегрированный опционный ECC для требований к памяти высоко-надежности
• Особенный дизайн уменьшать-силы для деятельности 18 Kbit (и ниже)
• Независимый гаван выбор ширины (x1 к x72)
− до итога x36 в порт для истинной деятельности двойной гавани
− до итога x72 в порт для простой деятельности двойной гавани (одно порт и одно чтения пишут гаван)
Биты памяти − плюс равенство/поддержка памяти боковой полосы для ширин x9, x18, x36, и x72
Конфигурации − от 32K x 1 до 512 x 72 (8K x 4 до 512 x 72 для деятельности FIFO)
• Опционные этапы трубопровода для высокого класса исполнения
• Байт-напишите возможность
• Преданная трасса каскада для того чтобы сформировать 64K x 1 память без использования трассы FPGA
• Интегрированный опционный ECC для требований к памяти высоко-надежности
• Особенный дизайн уменьшать-силы для деятельности 18 Kbit (и ниже)
• Независимый гаван выбор ширины (x1 к x72)
− до итога x36 в порт для истинной деятельности двойной гавани
− до итога x72 в порт для простой деятельности двойной гавани (одно порт и одно чтения пишут гаван)
Биты памяти − плюс равенство/поддержка памяти боковой полосы для ширин x9, x18, x36, и x72
Конфигурации − от 32K x 1 до 512 x 72 (8K x 4 до 512 x 72 для деятельности FIFO)
Сводка особенностей Virtex-5 FPGA
• До 6 плиток управления часов (CMTs)
− по каждому CMT содержит 2 DCMs и одно PLL-up к 18 полные генераторов часов
− гибкое DCM-к-PLL или PLL-к-DCM каскаду
Deskew и сдвиг фазы часов точности −
Синтез частоты − гибкий
Работающие режимы − множественные для того чтобы облегчить решения обмена представления
Улучшенная − максимальная частота вход-выхода
Разрешение сдвига фазы − тонкозернистое
Фильтровать дрожания входного сигнала −
Деятельность − маломощная
Ряд сдвига фазы − широкий
• Древовидная структура дифференциальных часов для оптимизированный хронометрировать низко-дрожания и точный круга обязаностей
• 32 глобальных сети часов
• Региональный, I/O, и местный час в дополнение к глобальным часам
− по каждому CMT содержит 2 DCMs и одно PLL-up к 18 полные генераторов часов
− гибкое DCM-к-PLL или PLL-к-DCM каскаду
Deskew и сдвиг фазы часов точности −
Синтез частоты − гибкий
Работающие режимы − множественные для того чтобы облегчить решения обмена представления
Улучшенная − максимальная частота вход-выхода
Разрешение сдвига фазы − тонкозернистое
Фильтровать дрожания входного сигнала −
Деятельность − маломощная
Ряд сдвига фазы − широкий
• Древовидная структура дифференциальных часов для оптимизированный хронометрировать низко-дрожания и точный круга обязаностей
• 32 глобальных сети часов
• Региональный, I/O, и местный час в дополнение к глобальным часам
I/O 550MHz Virtex XC5VFX70T-2FF1136I 640 5 FPGA
Запрос Корзина
0