I/O 550MHz Xilinx Virtex XC5VFX30T-2FFG665I 360 5 FPGA
Номер модели:XC5VFX30T-2FFG665I
Количество минимального заказа:1 PCS
Условия оплаты:T/T, западное соединение, PayPal, обеспечение торговлей, кредитная карточка
Способность поставки:186 ПК
Срок поставки:3-5 день
Упаковывая детали:Упаковка международного стандарта
контакт
Add to Cart
Активный участник
Shenzhen Guangdong China
Адрес:
R1811, b Bldg, башня Jiahe, No.3006 Shennan средний Rd, Шэньчжэнь, Китай
последний раз поставщика входа:
в рамках 27 .
Информация о продукте
Профиль Компании
Информация о продукте
I/O 550 MHz Virtex-5 XC5VFX30T-2FFG665I IC FPGA FBGA-665 360
| Атрибут продукта | Атрибут со значением |
|---|---|
| Xilinx | |
| FPGA - Вентильная матрица поля Programmable | |
| Virtex-5 | |
| I/O 360 | |
| 1 v | |
| - 40 c | |
| + 100 c | |
| SMD/SMT | |
| FBGA-665 | |
| Тариф данных: | 6,5 Gb/s |
| Серия: | XC5VFX30T |
| Бренд: | Xilinx |
| Распределенный RAM: | kbit 380 |
| Врезанный RAM блока - EBR: | kbit 2448 |
| Максимальная равочая частота: | 550 MHz |
| Влага чувствительная: | Да |
| Количество приемопередатчиков: | Приемопередатчик 8 |
| Тип продукта: | FPGA - Вентильная матрица поля Programmable |
| Количество пакета фабрики: | 1 |
| Subcategory: | Programmable логика ICs |
| Фирменное название: | Virtex |
Сводка особенностей Virtex-5 FPGA
• Предварительные куски DSP48E
− 25 x 18, комплект two, умножение
Сумматор, subtracter, и аккумулятор − опционные
Прокладывать трубопровод − опционный
Функциональность − опционная bitwise логически
− предназначило каскадные соединения
• Гибкие опции конфигурации
− SPI и параллельный ВНЕЗАПНЫЙ интерфейс
поддержка Мульти-bitstream − с преданной логикой повторного перехода перехода на аварийный режим
Возможность обнаружения ширины автобуса − автоматическая
• Возможность системного контроля на всех приборах
На-обломок −/контроль -обломока термальный
контроль На-обломока −/электропитания -обломока
Доступ − JTAG ко всем контролируемым количествам
• Интегрированные блоки критической точки для дизайнов PCI срочных
Платформы − LXT, SXT, TXT, и FXT
− уступчивое со спецификацией 1,1 PCI срочной низкопробной
поддержка майны x1, x4, или x8 − в блок
Работы − совместно с приемопередатчиками RocketIO™
Функциональные генераторы конфигурируемы как 6 входной сигнал LUTs или входной сигнал LUTs двойн-выхода 5. SLICEMs в некотором CLBs может быть
установленный работать как трицатидвухразрядные сдвиговые регистры (или шестнадцатиразрядное x 2 сдвигового регистра) или как 64-разрядный распределенный RAM. К тому же,
4 элемента хранения можно установить как или кра-вызванные D типа кувырки или защелки уровня чувствительные.
Каждое CLB имеет внутреннее быстрое соединение и соединяется к матрице переключателя для получения доступа к общих направляя ресурсов.
− 25 x 18, комплект two, умножение
Сумматор, subtracter, и аккумулятор − опционные
Прокладывать трубопровод − опционный
Функциональность − опционная bitwise логически
− предназначило каскадные соединения
• Гибкие опции конфигурации
− SPI и параллельный ВНЕЗАПНЫЙ интерфейс
поддержка Мульти-bitstream − с преданной логикой повторного перехода перехода на аварийный режим
Возможность обнаружения ширины автобуса − автоматическая
• Возможность системного контроля на всех приборах
На-обломок −/контроль -обломока термальный
контроль На-обломока −/электропитания -обломока
Доступ − JTAG ко всем контролируемым количествам
• Интегрированные блоки критической точки для дизайнов PCI срочных
Платформы − LXT, SXT, TXT, и FXT
− уступчивое со спецификацией 1,1 PCI срочной низкопробной
поддержка майны x1, x4, или x8 − в блок
Работы − совместно с приемопередатчиками RocketIO™
Функциональные генераторы конфигурируемы как 6 входной сигнал LUTs или входной сигнал LUTs двойн-выхода 5. SLICEMs в некотором CLBs может быть
установленный работать как трицатидвухразрядные сдвиговые регистры (или шестнадцатиразрядное x 2 сдвигового регистра) или как 64-разрядный распределенный RAM. К тому же,
4 элемента хранения можно установить как или кра-вызванные D типа кувырки или защелки уровня чувствительные.
Каждое CLB имеет внутреннее быстрое соединение и соединяется к матрице переключателя для получения доступа к общих направляя ресурсов.
I/O 550MHz Xilinx Virtex XC5VFX30T-2FFG665I 360 5 FPGA
Запрос Корзина
0