I/O 1240kbit Xilinx Virtex 5 XC5VFX100T-2FF1738C 680
Номер модели:XC5VFX100T-2FF1738C
Количество минимального заказа:1 PCS
Условия оплаты:T/T, западное соединение, PayPal, обеспечение торговлей, кредитная карточка
Способность поставки:186 ПК
Срок поставки:3-5 день
Упаковывая детали:Упаковка международного стандарта
контакт
Add to Cart
Активный участник
Shenzhen Guangdong China
Адрес:
R1811, b Bldg, башня Jiahe, No.3006 Shennan средний Rd, Шэньчжэнь, Китай
последний раз поставщика входа:
в рамках 27 .
Информация о продукте
Профиль Компании
Информация о продукте
I/O 550 MHz Virtex-5 XC5VFX100T-2FF1738C IC FPGA FBGA-1738 680
| Атрибут продукта | Атрибут со значением |
|---|---|
| Xilinx | |
| FPGA - Вентильная матрица поля Programmable | |
| Virtex-5 | |
| I/O 680 | |
| 1 v | |
| 0 c | |
| + 85 c | |
| SMD/SMT | |
| FCBGA-1738 | |
| Тариф данных: | 6,5 Gb/s |
| Серия: | XC5VFX100T |
| Бренд: | Xilinx |
| Распределенный RAM: | kbit 1240 |
| Врезанный RAM блока - EBR: | kbit 8208 |
| Максимальная равочая частота: | 550 MHz |
| Влага чувствительная: | Да |
| Количество приемопередатчиков: | Приемопередатчик 16 |
| Тип продукта: | FPGA - Вентильная матрица поля Programmable |
| Количество пакета фабрики: | 1 |
| Subcategory: | Programmable логика ICs |
| Фирменное название: | Virtex |
Сводка особенностей Virtex-5 FPGA
• Приемопередатчики RocketIO GTP 100 Mb/s к 3,75 Gb/s
− LXT и платформы SXT
• Приемопередатчики RocketIO GTX 150 Mb/s к 6,5 Gb/s
− TXT и платформы FXT
• PowerPC 440 микропроцессоров
Платформа − FXT только
Архитектура − RISC
трубопровод этапа − 7
тайники инструкции и данных по − 32-Kbyte включили
Оптимизированная − структура интерфейса процессора (поперечина)
• технологический прочесс CMOS меди 65 nm
• напряжение тока ядра 1.0V
• Высокая упаковка сальто-обломока сигнал-целостности доступная в стандартных или Pb свободных от вариантах пакета
• Возможность системного контроля на всех приборах
На-обломок −/контроль -обломока термальный
контроль На-обломока −/электропитания -обломока
Доступ − JTAG ко всем контролируемым количествам
• Интегрированные блоки критической точки для дизайнов PCI срочных
Платформы − LXT, SXT, TXT, и FXT
− уступчивое со спецификацией 1,1 PCI срочной низкопробной
поддержка майны x1, x4, или x8 − в блок
Работы − совместно с приемопередатчиками RocketIO™
Функциональные генераторы конфигурируемы как 6 входной сигнал LUTs или входной сигнал LUTs двойн-выхода 5. SLICEMs в некотором CLBs может быть
установленный работать как трицатидвухразрядные сдвиговые регистры (или шестнадцатиразрядное x 2 сдвигового регистра) или как 64-разрядный распределенный RAM. К тому же,
4 элемента хранения можно установить как или кра-вызванные D типа кувырки или защелки уровня чувствительные.
Каждое CLB имеет внутреннее быстрое соединение и соединяется к матрице переключателя для получения доступа к общих направляя ресурсов.
− LXT и платформы SXT
• Приемопередатчики RocketIO GTX 150 Mb/s к 6,5 Gb/s
− TXT и платформы FXT
• PowerPC 440 микропроцессоров
Платформа − FXT только
Архитектура − RISC
трубопровод этапа − 7
тайники инструкции и данных по − 32-Kbyte включили
Оптимизированная − структура интерфейса процессора (поперечина)
• технологический прочесс CMOS меди 65 nm
• напряжение тока ядра 1.0V
• Высокая упаковка сальто-обломока сигнал-целостности доступная в стандартных или Pb свободных от вариантах пакета
• Возможность системного контроля на всех приборах
На-обломок −/контроль -обломока термальный
контроль На-обломока −/электропитания -обломока
Доступ − JTAG ко всем контролируемым количествам
• Интегрированные блоки критической точки для дизайнов PCI срочных
Платформы − LXT, SXT, TXT, и FXT
− уступчивое со спецификацией 1,1 PCI срочной низкопробной
поддержка майны x1, x4, или x8 − в блок
Работы − совместно с приемопередатчиками RocketIO™
Функциональные генераторы конфигурируемы как 6 входной сигнал LUTs или входной сигнал LUTs двойн-выхода 5. SLICEMs в некотором CLBs может быть
установленный работать как трицатидвухразрядные сдвиговые регистры (или шестнадцатиразрядное x 2 сдвигового регистра) или как 64-разрядный распределенный RAM. К тому же,
4 элемента хранения можно установить как или кра-вызванные D типа кувырки или защелки уровня чувствительные.
Каждое CLB имеет внутреннее быстрое соединение и соединяется к матрице переключателя для получения доступа к общих направляя ресурсов.
I/O 1240kbit Xilinx Virtex 5 XC5VFX100T-2FF1738C 680
Запрос Корзина
0