обломок 550MHz Xilinx FPGA
Номер модели:XC5VLX85T-1FFG1136I
Количество минимального заказа:1 PCS
Условия оплаты:T/T, западное соединение, PayPal, обеспечение торговлей, кредитная карточка
Способность поставки:240 ПКС
Срок поставки:3-5 день
Упаковывая детали:Упаковка международного стандарта
контакт
Add to Cart
Активный участник
Shenzhen Guangdong China
Адрес:
R1811, b Bldg, башня Jiahe, No.3006 Shennan средний Rd, Шэньчжэнь, Китай
последний раз поставщика входа:
в рамках 27 .
Информация о продукте
Профиль Компании
Информация о продукте
I/O Virtex-5 обломока FBGA-1136 480 XC5VLX85T-1FFG1136I Xilinx FPGA
| Атрибут продукта | Атрибут со значением |
|---|---|
| Xilinx | |
| FPGA - Вентильная матрица поля Programmable | |
| Virtex-5 | |
| I/O 480 | |
| 1 v | |
| - 40 c | |
| + 100 c | |
| SMD/SMT | |
| FBGA-1136 | |
| Тариф данных: | 6,5 Gb/s |
| Серия: | XC5VLX85T |
| Бренд: | Xilinx |
| Распределенный RAM: | kbit 840 |
| Врезанный RAM блока - EBR: | kbit 3888 |
| Максимальная равочая частота: | 550 MHz |
| Влага чувствительная: | Да |
| Количество приемопередатчиков: | Приемопередатчик 12 |
| Тип продукта: | FPGA - Вентильная матрица поля Programmable |
| Количество пакета фабрики: | 1 |
| Subcategory: | Programmable логика ICs |
| Фирменное название: | Virtex |
Сводка особенностей Virtex-5 FPGA
• До 1 200 потребитель I/Os
• Широкий выбор стандартов I/O от 1.2V к 3.3V
• Весьма высокопроизводительный
− до 800 Mb/s HSTL и SSTL (на всем одно-законченном I/Os)
− до 1,25 Gb/s LVDS (на всех дифференциальных парах I/O)
• Истинный дифференциальный на-обломок прекращения
• Такой же захват края на входе и выходе I/Os
• Обширная поддержка интерфейса памяти
• До 6 плиток управления часов (CMTs)
− по каждому CMT содержит 2 DCMs и одно PLL-up к 18 полные генераторов часов
− гибкое DCM-к-PLL или PLL-к-DCM каскаду
Deskew и сдвиг фазы часов точности −
Синтез частоты − гибкий
Работающие режимы − множественные для того чтобы облегчить решения обмена представления
Улучшенная − максимальная частота вход-выхода
Разрешение сдвига фазы − тонкозернистое
Фильтровать дрожания входного сигнала −
Деятельность − маломощная
Ряд сдвига фазы − широкий
• Гибкие опции конфигурации
− SPI и параллельный ВНЕЗАПНЫЙ интерфейс
поддержка Мульти-bitstream − с преданной логикой повторного перехода перехода на аварийный режим
Возможность обнаружения ширины автобуса − автоматическая
• Широкий выбор стандартов I/O от 1.2V к 3.3V
• Весьма высокопроизводительный
− до 800 Mb/s HSTL и SSTL (на всем одно-законченном I/Os)
− до 1,25 Gb/s LVDS (на всех дифференциальных парах I/O)
• Истинный дифференциальный на-обломок прекращения
• Такой же захват края на входе и выходе I/Os
• Обширная поддержка интерфейса памяти
• До 6 плиток управления часов (CMTs)
− по каждому CMT содержит 2 DCMs и одно PLL-up к 18 полные генераторов часов
− гибкое DCM-к-PLL или PLL-к-DCM каскаду
Deskew и сдвиг фазы часов точности −
Синтез частоты − гибкий
Работающие режимы − множественные для того чтобы облегчить решения обмена представления
Улучшенная − максимальная частота вход-выхода
Разрешение сдвига фазы − тонкозернистое
Фильтровать дрожания входного сигнала −
Деятельность − маломощная
Ряд сдвига фазы − широкий
• Гибкие опции конфигурации
− SPI и параллельный ВНЕЗАПНЫЙ интерфейс
поддержка Мульти-bitstream − с преданной логикой повторного перехода перехода на аварийный режим
Возможность обнаружения ширины автобуса − автоматическая
обломок 550MHz Xilinx FPGA
Запрос Корзина
0