I/O Virtex XC5VLX110-1FFG676C 4608kbit 440 5 FPGA
Номер модели:XC5VLX110-1FFG676C
Количество минимального заказа:1 PCS
Условия оплаты:T/T, западное соединение, PayPal, обеспечение торговлей, кредитная карточка
Способность поставки:530 ПК
Срок поставки:3-5 день
Упаковывая детали:Упаковка международного стандарта
контакт
Add to Cart
Активный участник
Shenzhen Guangdong China
Адрес:
R1811, b Bldg, башня Jiahe, No.3006 Shennan средний Rd, Шэньчжэнь, Китай
последний раз поставщика входа:
в рамках 27 .
Информация о продукте
Профиль Компании
Информация о продукте
I/O Virtex-5 обломока FBGA-676 440 XC5VLX110-1FFG676C Xilinx FPGA
| Атрибут продукта | Атрибут со значением |
|---|---|
| Xilinx | |
| FPGA - Вентильная матрица поля Programmable | |
| Virtex-5 | |
| I/O 440 | |
| 1 v | |
| 0 c | |
| + 85 c | |
| SMD/SMT | |
| FBGA-676 | |
| Серия: | XC5VLX110 |
| Бренд: | Xilinx |
| Распределенный RAM: | kbit 1120 |
| Врезанный RAM блока - EBR: | kbit 4608 |
| Максимальная равочая частота: | 550 MHz |
| Влага чувствительная: | Да |
| Тип продукта: | FPGA - Вентильная матрица поля Programmable |
| Количество пакета фабрики: | 1 |
| Subcategory: | Programmable логика ICs |
| Фирменное название: | Virtex |
Сводка особенностей Virtex-5 FPGA
• До 6 плиток управления часов (CMTs)
− по каждому CMT содержит 2 DCMs и одно PLL-up к 18 полные генераторов часов
− гибкое DCM-к-PLL или PLL-к-DCM каскаду
Deskew и сдвиг фазы часов точности −
Синтез частоты − гибкий
Работающие режимы − множественные для того чтобы облегчить решения обмена представления
Улучшенная − максимальная частота вход-выхода
Разрешение сдвига фазы − тонкозернистое
Фильтровать дрожания входного сигнала −
Деятельность − маломощная
Ряд сдвига фазы − широкий
• умножение комплекта 25 x 18 two
• Опционные этапы трубопровода для увеличенного представления
• Опционные 48 сдержанный аккумулятор для умножить аккумулирует деятельность (MACC) с опционным каскадом аккумулятора до 96 битов
• Интегрированный сумматор для сложн-умножит или умножать-добавляет деятельность
• Опционные bitwise режимы логически деятельности
• Независимые регистры c в кусок
• Полно cascadable в столбце DSP без внешних направляя ресурсов
• Измерение температуры На-обломока (±4°C)
• Измерение электропитания На-обломока (±1%)
• Легкий для использования, сдержанный
− отсутствие дизайна требуемого для основной деятельности
Контроль − автономный всех датчиков на-обломока
Пороги сигнала тревоги потребителя − programmable для на-обломока
− по каждому CMT содержит 2 DCMs и одно PLL-up к 18 полные генераторов часов
− гибкое DCM-к-PLL или PLL-к-DCM каскаду
Deskew и сдвиг фазы часов точности −
Синтез частоты − гибкий
Работающие режимы − множественные для того чтобы облегчить решения обмена представления
Улучшенная − максимальная частота вход-выхода
Разрешение сдвига фазы − тонкозернистое
Фильтровать дрожания входного сигнала −
Деятельность − маломощная
Ряд сдвига фазы − широкий
• умножение комплекта 25 x 18 two
• Опционные этапы трубопровода для увеличенного представления
• Опционные 48 сдержанный аккумулятор для умножить аккумулирует деятельность (MACC) с опционным каскадом аккумулятора до 96 битов
• Интегрированный сумматор для сложн-умножит или умножать-добавляет деятельность
• Опционные bitwise режимы логически деятельности
• Независимые регистры c в кусок
• Полно cascadable в столбце DSP без внешних направляя ресурсов
• Измерение температуры На-обломока (±4°C)
• Измерение электропитания На-обломока (±1%)
• Легкий для использования, сдержанный
− отсутствие дизайна требуемого для основной деятельности
Контроль − автономный всех датчиков на-обломока
Пороги сигнала тревоги потребителя − programmable для на-обломока
I/O Virtex XC5VLX110-1FFG676C 4608kbit 440 5 FPGA
Запрос Корзина
0