Микросхемы памяти DDR2 1Gbit 64MX16 400MHz драхмы MT41K128M16JT-125 400 Ps FBGA-84

MT47H64M16NF-25E: Микросхемы памяти DDR2 1Gbit 64MX16 драхмы m 400 MHz 400 ps FBGA-84

Спецификации

Описание

DDR2 SDRAM использует двойную архитектуру тарифа данных для того чтобы достигнуть высокоскоростной деятельности. Двойная архитектура тарифа данных существенно архитектура 4n-prefetch, с интерфейсом конструированным для возвращения 2 слов данных в такт на шарики I/O. Одиночное ЧТЕНИЕ или НАПИСАТЬ деятельность для DDR2 SDRAM эффектно состоит из одиночного 4n-bit? широко, передача данных 2-час-цикла на внутреннем ядре ДРАХМЫ и 4 соответствовать n бит шириной с, передачи данных одн-половин-час-цикла на шариках I/O.

Двухнаправленный строб данных (DQS, DQS#) передан внешне, вместе с данными, для пользы в сборе данных на приемнике. DQS строб переданный DDR2 SDRAM во время читает и регулятором памяти во время пишет. DQS кра-выровняно с данными для READs и центр-выровняно с данными для WRITEs. Предложение x16 имеет 2 строба данных, одного для более низкого байта (LDQS, LDQS#) и одного для верхнего байта (UDQS, UDQS#).

DDR2 SDRAM работает от дифференциальных часов (CK и CK#); скрещивание CK идя ВЫСОКО и CK# идя НИЗКО будет названо положительный край CK. Команды (адрес и сигналы управления) зарегистрированы на каждом положительном крае CK. Входные данные зарегистрированы на обоих краях DQS, и данные об объеме продукции ссылаться на к обоим краям DQS так же, как к обоим краям CK.

Абсолютный максимум оценок DC

Примечания: 1. VDD, VDDQ, и VDDL должны находиться в пределах 300mV одина другого во все времена; это не re? quired когда сила поднимает рывком вниз.

2. × VDDQ VREF 0,6; однако, VREF может быть ุ VDDQ при условии, что VREF 300mV.

3. напряжение тока на любом I/O не может превысить напряжение тока на VDDQ.

Особенности

• VDD = 1.8V ±0.1V, VDDQ = 1.8V ±0.1V

• JEDEC-стандартный I/O 1.8V (SSTL_18-compatible)

• Дифференциальный вариант строба данных (DQS, DQS#)

• архитектура prefetch 4n-bit

• Двойной вариант строба выхода (RDQS) для x8

• DLL для того чтобы выровнять переходы DQ и DQS с CK

• 8 внутренних банков для одновременной деятельности

• Programmable латентность CAS (CL)

• Вывешенная латентность CAS аддитивная (AL)

• НАПИШИТЕ латентность = ПРОЧИТАННАЯ латентность - 1 t CK

• Дискретные разрыванные длины (BL): 4 или 8

• Регулируемая прочность привода вывода данных

• 64ms, цикл 8192 освежить

• прекращение На-плашки (ODT)

• Промышленный вариант температуры (ИТ)

• Автомобильный вариант температуры (НА)

• RoHS-уступчивый

• Спецификация дрожания часов поддержек JEDEC

Торгуя проводники