Логика Ic LFE3-70EA-8FN672I Programmable прочитала I/O единственной памяти 66.5K LUTs 380

I/O SERDES1.2V-8Spd IND Programmable прочитанной единственной памяти 66.5K LUTs 380 LFE3-70EA-8FN672I

Спецификации

Описание

(Экономика плюс третье поколение) семья LatticeECP3 приборов FPGA оптимизирована для того чтобы поставить

особенности высокой эффективности как увеличенная архитектура DSP, высокоскоростные SERDES и высокий

интерфейсы источника скорости одновременные в экономической ткани FPGA. Эта комбинация достигана

через выдвижения в архитектуру прибора и пользу технологии 65 nm делая приборы

соответствующий для высокообъемных, высокоскоростных, недорогих применений. Семья прибора LatticeECP3 расширяет

емкость взгляд-вверх-таблицы (LUT) до 149 элементы и поддержек логики k I/O. до 586 потребителей.

Семья прибора LatticeECP3 также предлагает до 320 18 x 18 множителей и широкий диапазон параллельного I/O

стандарты. Ткань LatticeECP3 FPGA оптимизирована с высокой эффективностью и низкой ценой в разуме.

Приборы LatticeECP3 используют reconfigurable технологию логики SRAM и обеспечивают популярные строительные блоки

как основанная на LUT память логики, распределенная и врезанная, участок заперл петли (PLLs), задержку заперл

Петли (DLLs), пре-проектированная поддержка I/O источника одновременная, увеличенные куски sysDSP и предварительный

поддержка конфигурации, включая шифрование и возможности двойной загрузки. Пре-проектированный источник одновременный

логика снабженная в семье прибора LatticeECP3 поддерживает широкий ряд стандартов интерфейса, включая

DDR3, XGMII и 7:1 LVDS. Семья прибора LatticeECP3 также отличает высокоскоростным SERDES с предназначенный

Функции PCS. Высокий допуск дрожания и низко передать для того чтобы дрожать для того чтобы позволить SERDES плюс блоки PCS быть установленным

поддержать массив популярных протоколов данных включая PCI срочный, SMPTE, локальные сети (XAUI, GbE, и SGMII)

и CPRI. Передайте Пре-внимание и получите установки выравнивания сделайте SERDES соответствующим для передачи

и прием над различными формами средств массовой информации. Приборы LatticeECP3 также обеспечивают гибкое, надежное и безопасное

опции конфигурации, как возможность двойной загрузки, шифрование bitstream, и поле TransFR особенности подъема.

Особенности

• Более высокая плотность логики для увеличенной системной интеграции

• 17 k до 149 k LUTs

• I/O 116 до 586

• Врезанное SERDES

• 150 Mbps к 3,2 Gbps для родового 8b10b, 10 - бит SERDES, и 8-разрядные режимы SERDES

• Данные классифицируют 230 Mbps к 3,2 Gbps в канал для всех других протоколов

• До 16 каналов в прибор: PCI срочный, SONET/SDH, локальные сети (1GbE, SGMII, XAUI), CPRI,

SMPTE 3G и серийное RapidIO

• sysDSP™

• Полностью cascadable архитектура куска

• 12 до 160 куска для высокой эффективности умножат и аккумулируют

• Сильная 54 деятельности бита ALU

• Публикация MAC разделения времени передавая по мультиплексу

• Округление и усекание

• Каждый кусок поддерживает

• Половинное 36x36, 2 18x18 или 4 множителя 9x9

• Предварительное MAC 18x36 и 18x18 умножат Умножать-аккумулируют деятельность (MMAC)

• Гибкие ресурсы памяти

• RAM блока до 6,85 Mbits врезанный sysMEM™ (EBR)

• 36 k к 303 бита k распределили RAM

• sysCLOCK сетноые-аналогов PLLs и DLLs

• 2 DLLs и до 10 PLLs в прибор

Торгуя проводник