DDR2 SDRAM
MT47H256M4
MT47H128M8
MT47H64M16 8 Meg x 16 x 8 банков
Особенности
• VDD = 1,8V ± 0,1V, VDDQ = 1,8V ± 0,1V
• стандарт JEDEC 1.8V I/O (совместим с SSTL_18)
• Дифференциальная стержня данных (DQS, DQS#)
• 4n-битная архитектура предварительного поиска
• Опция дублирования выходной стробографии (RDQS) для x8
• DLL для согласования переходов DQ и DQS с CK
• 8 внутренних банков для одновременной работы
• Программируемая задержка CAS (CL)
• Зарегистрированная латентность CAS-аддитива (AL)
• WRITE-задержка = READ-задержка - 1 tCK
• Выбираемые длины взрывов (BL): 4 или 8
• Регулируемая мощность привода
• 64 мс, 8192 цикла обновления
• Окончание процесса (ODT)
• Опция промышленной температуры (IT)
• Опция автомобильной температуры (AT)
• Соответствие требованиям RoHS
• Поддерживает спецификацию JEDEC clock jitter