

Add to Cart
Функции
■ Высокопроизводительные программируемые логические устройства (PLD) на основе EEPROM на базе архитектуры MAX® второго поколения.
■ Возможность внутрисистемного программирования (ISP) 5,0 В благодаря встроенному стандарту IEEE Std.Интерфейс 1149.1 Joint Test Action Group (JTAG), доступный в устройствах MAX 7000S — схема ISP совместима со стандартом IEEE Std.1532
■ Включает устройства MAX 7000 с напряжением 5,0 В и устройства MAX 7000S с питанием 5,0 В на базе ISP.
■ Встроенная схема тестирования граничного сканирования (BST) JTAG в устройствах MAX7000S с 128 или более макроячейками
■ Полное семейство EPLD с плотностью логики от 600 до 5000 используемых логических элементов (см. Таблицы 1 и 2).
■ Логическая задержка между выводами 5 нс при частоте счета до 175,4 МГц (включая межсоединение)
■ Доступны PCI-совместимые устройства
Рис. 1. Блок-схема устройств EPM7032, EPM7064 и EPM7096
Безопасность дизайна
Все устройства MAX 7000 содержат программируемый бит безопасности, который контролирует доступ к данным, запрограммированным в устройстве.Когда этот бит запрограммирован, запатентованная конструкция, реализованная в устройстве, не может быть скопирована или восстановлена.Эта функция обеспечивает высокий уровень безопасности конструкции, поскольку запрограммированные данные в ячейках EEPROM невидимы.Бит безопасности, управляющий этой функцией, а также всеми другими запрограммированными данными, сбрасывается только при перепрограммировании устройства.