Аналог IC ADC преобразователя данных ADS41B49IRGZR к цифровым преобразователям - ADC 14B 250MSPS амортизировал низкую мощность ADC

Аналог IC ADC преобразователя данных ADS41B49IRGZR к цифровым преобразователям - ADC 14B 250MSPS амортизировал низкую мощность ADC

Особенности 1

• ADS41B49: 14-Bit, 250 MSPS ADS41B29: 12-Bit, 250 MSPS

• Интегрированный высокоимпедансный буфер ввода аналога:

  • – Входная емкость: 2 pF

  • – сопротивление входа 200-MHz: kΩ 3

• Максимальный тариф образца: 250 MSPS

• Ultralow сила:

  • – сетноая-аналогов сила 1.8-V: 180 mW

  • – сила буфера 3.3-V: 96 mW

  • – Сила I/O: 135 mW (ГДР LVDS)

• Высокие динамические характеристики:

  • – SNR: dBFS 69 на 170 MHz

  • – SFDR: dBc 82,5 на 170 MHz

• Интерфейс выхода:

  • – Двойной тариф данных (ГДР) LVDS с Programmable качанием и прочностью:

    • – Стандартное качание: 350 mV

    • – Низкое качание: 200 mV

    • – Прочность дефолта: прекращение 100-Ω

    • – прочность 2x: прекращение 50-Ω

  • – интерфейс 1.8-V параллельный CMOS также поддержал

• Programmable увеличение для SNR, обмен SFDR

• DC возместил коррекцию

• Амплитуда часов входного сигнала поддержек низкая

• Пакет: VQFN-48 (7 mm × 7 mm)

  
  

2 применения

• Выпрямление усилителя силы

• Радио определенное программным обеспечением

• Беспроводная инфраструктура связей

  
  

Описание 3

ADS41Bx9 члены семьи аналого-цифрового преобразователя ultralow-силы ADS4xxx (ADC), отличая интегрированными буферами ввода аналога. Эти приборы используют новаторские методы дизайна для того чтобы достигнуть высоких динамических характеристик, и уничтожают весьма - низкую мощность. Штыри ввода аналога имеют буфера, с преимуществами постоянн представления и входного комплексного сопротивления через широкий диапазон изменения частот. Приборы хорошо подойдут для мульти-несущей, широких коммуникационных программ ширины полосы частот как выпрямление PA.

ADS41Bx9 имеют особенности как цифровая коррекция увеличения и смещения. Вариант увеличения можно использовать для того чтобы улучшить представление SFDR на более низкие в натуральную величину растояния входного сигнала, особенно на высоких частотах входного сигнала. Интегрированный dc возместил петлю коррекции можно использовать для оценки и для того чтобы отменить смещения ADC. На более низких частотах отсчетов, автоматически работающие ADC на силе в уменьшенном масштабе без потери в представлении.

Приборы поддерживают низшего напряжения тарифа обоих интерфейсы дифференциальный сигнализировать двойного данных (ГДР) (LVDS) и цифрового данного CMOS параллели. Низкий тариф данных интерфейса ГДР LVDS (максимума 500 MBPS) делает используя недорогие пол-programmable приемники вентильной матрицы (FPGA) основанные на возможным. Приборы имеют режим низко-качания LVDS который можно использовать дальше для того чтобы уменьшить расход энергии. Прочность буферов выхода LVDS можно также увеличить для того чтобы поддержать дифференциальное прекращение 50-Ω.

Данные по прибора