Обломок первоначальное XCR3128-12VQ100I Macrocell CPLD PCI Programmable IC

Быстрая деталь:
XCR3128: 128 Macrocell CPLD
Описание:
XCR3128 CPLD (сложный прибор Programmable логики) треть в семье CoolRunner® CPLDs от Xilinx. Эти приборы совмещают силу высокоскоростных и нуля в 128 macrocell CPLD. С методом дизайна FZP, XCR3128 предлагает истинные скорости штыр-к-штыря 10 ns, пока одновременно поставляющ силу которая чем µA 100 на положении боевой готовности без потребности для „turbo-битов“ или других схем силы-вниз. Путем замена обычных методов усилителя чувства для снабжать условия продукта (метод который использован в PLDs с двухполярной эры) на каскадированную цепь чистых ворот CMOS, динамическая сила также существенно ниже чем все состязаясь CPLD. Эти приборы первое TotalCMOS PLDs, по мере того как они используют и технологический прочесс CMOS и запатентованный полный метод дизайна CMOS FZP. Для применений 5V, Xilinx также предлагает высокоскоростное XCR5128 CPLD которое предложения эти особенности в полной вставке 5V.
Xilinx FZP CPLDs использует запатентованную архитектуру XPLA (выдвинутого Programmable массива логики). Архитектура XPLA совмещает самые лучшие особенности и типа структур PLA и PAL для того чтобы поставить быстрый ход и гибкое распределение логики которое приводит в главной способности сделать изменения проекта с фиксированными pinouts. Структура XPLA в каждом блоке логики обеспечивает быстрый путь PAL 10 ns с 5 преданными условиями продукта в выход. Этот путь PAL присоединен к дополнительной структурой PLA которая раскрывает бассейн 32 условий продукта к полно programmable ИЛИ массивом который может размещать условия продукта PLA к любому выходу в блоке логики. Эта комбинация позволяет логике быть размещанным эффективно повсеместно в блок логики и поддерживает так много как 37 условий продукта на выходе. Скорость с которой логика размещана от массива PLA к выходу только 2,5 ns, независимо от числа условий продукта PLA использовала, которые результаты в tPD наихудшего случая ns только 12,5 от любого штыря к любому другому штырю. К тому же, логику которая общая к множественным выходам можно поместить на одиночном условии продукта PLA и делила через множественные выходы через ИЛИ массив, эффектно увеличивая плотность дизайна.
XCR3128 CPLDs поддержаны инструментами CAE индустриального стандарта (каденцией/OrCAD, логикой образца, ментором, Synopsys, Synario, Viewlogic, и Synplicity), используя текст (ABEL, VHDL, Verilog) и/или схематический вход. Проверка дизайна использует имитаторы индустриального стандарта для функциональной и приурочивая симуляции. Развитие поддержано на персональном компьютере, Sparc, и платформах HP. Приспособление прибора использует инструмент развитый Xilinx, XPLA профессиональное (доступный на вебсайте Xilinx).
Применения:
• TotalCMOS™ PLD индустрии первое - и дизайн CMOS и технологические прочессы
• Быстро метод дизайна силы нуля (FZP™) обеспечивает ультра-низкую силу и очень быстрый ход
• IEEE 1149,1 уступчивый, возможность испытания JTAG
- 4 интерфейс штыря JTAG (TCK, TMS, TDI, TDO)
- Регулятор КРАНА IEEE 1149,1
- Команды JTAG включают: Обход, образец/поджатие, Extest, Usercode, Idcode, HighZ
• 3.3V, В-система Programmable (ISP) используя интерфейс JTAG
- поколение supervoltage На-обломока
- Команды ISP включают: Позвольте, сотрите, запрограммируйте,
Подтвердите
- Поддержанный множественными платформами ISP программируя
• Высокоскоростные задержки штыр-к-штыря 10 ns
• Ультра-низкая статическая сила меньше µA чем 100
• 100% routable с использованием 100% пока исправлены все штыри и все macrocells
• Детерминистская приурочивая модель которая весьма проста использовать
• 4 часа доступного
• Programmable полярность часов на каждом macrocell
• Поддержка для асинхронный хронометрировать
• Новаторская архитектура XPLA™ совмещает высокоскоростное с весьма гибкостью
• 1000 циклов стирания/программы гарантировали
• 20 лет удерживания данных гарантировали
• Логика расширяемая до 37 условий продукта
• PCI уступчивый
• Предварительный процесс 0.5µ E2CMOS
• Бит безопасностью предотвращает несанкционированный доступ
• Вход и проверка дизайна используя индустриальный стандарт и инструменты Xilinx CAE
• Reprogrammable используя программисты прибора индустриального стандарта
• Новаторская структура условия контроля обеспечивает или условия суммы или условия продукта в каждой логике для того чтобы преградить для:
- Programmable буфер 3 государств
- Асинхронное macrocell регистрирует заранее поставленный/возврат
- Programmable глобальный штырь 3 государств облегчает «кровать ногтей» испытывая без использования ресурсов логики
- Доступный в пакетах PLCC, VQFP, и PQFP
- Доступный и в коммерчески и промышленных рангах
Спецификации: