Programmable семья обломока XC3S1200E-5FGG320C Spartan-3E FPGA IC

Быстрая деталь:
Семья Spartan-3E FPGA
Описание:
Семья Spartan®-3E Пол-Programmable вентильных матриц (FPGAs) специфически конструирована для того чтобы отвечать потребностямы применений высокообъемного, цен-чувствительного потребителя электронных. Семья 5-члена предлагает плотности выстраивая в ряд от 100 000 до 1,6 миллиона ворота системы, как показано в таблице 1.
Семья Spartan-3E строит на успехе более предыдущей семьи Spartan-3 путем увеличение количества логики в I/O, значительно уменьшая цену в клетку логики. Новые особенности улучшают системную производительность и уменьшают цену конфигурации. Эти повышения Spartan-3E FPGA, совмещенные с предварительным технологическим прочессом 90 nm, поставляют больше функциональность и ширины полосы частот в доллар чем было ранее возможна, устанавливающ новые стандарты в programmable индустрии логики.
Из-за их исключительно низкой цены, Spartan-3E FPGAs идеально одеты к широкому диапазону применений бытовой электроники, включая широкополосный доступ, домашнюю сеть, дисплей/проекцию, и цифровую телевизионную аппаратуру.
Семья Spartan-3E главная альтернатива, который нужно замаскировать запрограммированный. FPGAs избегает высоких начальных затрат, длинномерных этапов разработки, и своиственной несгибаемости обычного. Также, программируемость FPGA позволяет подъемы дизайна в поле без замены оборудования необходимой, невозможности с.
Применения:
• Очень низкая цена, высокопроизводительное решение логики для высокообъемных, ориентированных на потребитель применений
• Доказанный выдвинул технологический прочесс 90 нанометров
• Мульти-напряжение тока, мульти-стандартные штыри интерфейса SelectIO™
• До 376 штырей I/O или 156 пар дифференциального сигнала
• LVCMOS, LVTTL, HSTL, и SSTL одно-закончили стандарты сигнала
• сигнализировать 3.3V, 2.5V, 1.8V, 1.5V, и 1.2V
• Тариф передачи данных 622+ Mb/s в I/O
• Истинное LVDS, RSDS, мини--LVDS, дифференциальный I/O HSTL/SSTL дифференциальный
• Увеличенная двойная поддержка тарифа данных (ГДР)
• Поддержка ГДР SDRAM до 333 Mb/s
• Обильные, гибкие ресурсы логики
• Плотности до 33 192 клетки логики, включая опционный сдвиговый регистр или распределенную поддержку RAM
• Эффективные широкие мультиплексоры, широкая логика
• Быстрый взгляд-вперед снести логику
• Увеличенные 18 x 18 множителей с опционным трубопроводом
• Программирование IEEE 1149.1/1532 JTAG/отлаживать порт
• Иерархическая архитектура памяти SelectRAM™
• До 648 Kbits из быстрого RAM блока
• До 231 Kbits из эффективного распределенного RAM
• До 8 менеджеров цифровых часов (DCMs)
• Часы уклоняют исключение (петля задержки запертая)
• Синтез частоты, умножение, разделение
• сдвиг фазы Высоко-разрешения
• Широкий диапазон изменения частот (5 MHz до сверх 300 MHz)
• 8 глобальных часов плюс 8 дополнительных часов в каждую половину прибора, плюс обильная трасса низко-skew
• Интерфейс конфигурации к выпускным вечерам индустриального стандарта
• Недорогой, ВЫПУСКНОЙ ВЕЧЕР космос-сбережений SPI серийный внезапный
• параллель x8 или x8/x16 НИ внезапный ВЫПУСКНОЙ ВЕЧЕР
• Недорогая вспышка платформы Xilinx® с JTAG
• Полное программное обеспечение Xilinx ISE® и WebPACK™
• Ядри процессора MicroBlaze™ и PicoBlaze врезанные 
• Полностью уступчивое 32-/64-bit 33 MHz поддержки PCI (66 MHz в некоторых приборах)
• Недорогие варианты QFP и BGA упаковывая
• Общие следы ноги поддерживают легкую миграцию плотности
• Pb свободные от упаковывая варианты
• Версия XA автомобильная доступная
Спецификации: