Карта захвата ЛВДС карты захвата ПКИ платформы РПДП-ПКИ ЛВДС совершенствованих продукций ПКИ & ЛВДС

Карта захвата ЛВДС карты захвата ПКИ платформы совершенствованих продукций ПКИ & ЛВДС (РПДП-ПКИ & ЛВДС)

Продукты [положения]
ПКИ основанное на высокоскоростное развитие карты сбора информации
Сбор информации ЛВДС основанные на интерфейс высокоскоростные и карта обработки;
Акселератор алгоритма;

[Особенности]
Обеспечьте полное решение ФПГА + ПКИ, стабилизированное представление, хорошая совместимость;
Обеспечьте полный дизайн ссылки, включая код ФПГА, водителей, применения, етк., смогите быть использовано как разработка проекта шаблона;
Масштабируемость, и может расширить аудио карты карты входа и выхода, видео- входа и выхода, высокоскоростное ОБЪЯВЛЕНИЕ, ДА, етк.

[Список продукта]
1 доска а РПДП-ПКИ & ЛВДС
2 БытеБластерИИ 1 кабель загрузки
диск 1 3 соответствуя ДВД
4 5В, 1А электропитание 1

[Ресурсы оборудования]
1 обломок ФПГА:
Стандартная редакция: ЭП1К6К240, включая 12, 060 ЛЭс, эквивалент около 150, 000
Добавочный: ЭП1К12К240, включая 12, 060 ЛЭс, эквивалент около 300, 000

обломок 2 конфигураций:
Стандартная редакция: ЭПКС1, емкость запоминающего устройства 1Мбит поддержать 2 режима конфигурации видов КАК и ДЖТАГ
Добавочный: ЭПКС4, емкость запоминающего устройства 4Мбит поддержать 2 режима конфигурации видов КАК и ДЖТАГ

скорость СДАРМ байта 3 8М
× 32Бит СДРАМ 2М, 4 банк, максимум пишет скорость 166МХз;

Интерфейс расширения 4 ЛВДС (соединитель ДБ62)
Провиде обеспечивает:
выход сигнала 12-ЛВДС;
сигнал ввода 12-ЛВДС;
сигнал 12-ЛВТТЛ (вход-выход программабле)

Интерфейс расширения 5 РедЛогик (интерфейс ВМЭ48)
32 сигнала ЛВТТЛ обеспечить, включая преданный входной сигнал часов и путь полностью к преданному выходу часов досками соответствуя расширения могут быть достиганными применениями видео, аудио и высокоскоростных ОБЪЯВЛЕНИЯ/ДА. Потребители могут также начать их собственное определение доски интерфейса.

Пакет [программного обеспечения]
Родственные средства разработки программного обеспечения
2 примеры и развития документации
Библиотека 3 дизайнов ФПГА и АСИК

[Документы дизайна]
1 руководство потребителя доски развития
2 схемы доски развития (формат Протел99СЭ)
3 КвартусИИ и руководство по установке и консультация НИОСИИ ИДЭ
главные технические спецификации обломока 4 и модель симуляции (язык Верилог ХДЛ, который нужно описать)

Развитие [примера]
·Алгоритм расшифровывать БАСЭ64
Зашифрование Басе64
Басе64 самая общая сеть для передачи 8Бит одно зашифрование кода байта, мы может увидеть РФК2045 | РФК2049, МИМЭ над детальными спецификациями.
8Бит Басе64 потребованные каждых 3 байт в 4 байта 6Бит (3 * 8 = 4 * 6 = 24), и после этого добавляют другие 2 высоких 6Бит 0, 8Бит составленное 4 байт, которое что преобразованная теория строки будет более длинна чем первоначальное 1/3.
Дизайн закончен алгоритму расшифровывать БАСЭ64 процедур по дизайна и проверки ФПГА.

·Сбор информации
ФПГА внутренне произвело источник данных, программу хозяин-стороны для того чтобы ответить карте пси выданной сигналом прерывания, оборудование в данных перенесено к доске хозяина, и соответствуя данные показаны на интерфейсе и рамках полученных данных. Получит данные к диску для просмотра.

Экспериментирует шатер СИД контроля не-ПКИ
Эксперимент ИИ СДРАМ, захват ПКИ снаружи
Шатер СИД эксперимента 3 ПКИ основанный на
Источник передачи данных эксперимента 4 ПКИ основанный на
Прием эксперимента 5 СДРАМ ПКИ основанный на