РЕГУЛЯТОР 32BIT 240CQFP ADSP-21060LCW-160 IC DSP

ADSP-21060LCW-160

СВОДКА

Процессор сигнала высокой эффективности для сообщений, графиков и отображать автобусы архитектуры 4 Гарвард применений супер независимые для двойных усилий данных, инструкции "выбирать", и nonintrusive блок-множителя вычисления плавающей запятой I/O трицатидвухразрядного IEEE, ALU, и Двойн-перенесенного сдвигателем на-обломока SRAM и мультипроцессирования интегрированного систем-на--обломока peripherals- I/O полного интегрированного отличает 240 пакетом руководства термально увеличенным MQFP_PQ4, массив решетки шарика 225 шариков пластиковый (PBGA), 240 пакет RoHS уступчивые пакеты ПОЛЬЗУЮТСЯ КЛЮЧОМ ЯДР FEATURES-PROCESSOR 40 MIPS, тариф руководства герметичный CQFP инструкции 25 ns, пик исполнения 120 MFLOPS инструкции одно-цикла, 80 MFLOPS вытерпели генераторы адреса данным по представления двойные с modulo и бит-обратной адресуя) эффективной программой sequencing с закреплять петлей нул-накладных расходов: единственная точность эмулирования порта и на-обломока доступа теста стандарта 1149,1 IEEE JTAG установки петли Одно-цикла трицатидвухразрядная и 40 сдержанные форматов данных формата данных плавающей запятой IEEE расширенн-точности или трицатидвухразрядных с фиксированной точкой

ПАРАЛЛЕЛЬНЫЕ ВЫЧИСЛЕНИЯ

Одно-цикл умножит и деятельность ALU в порядке двойного чтения памяти/пишет и инструкция "выбирать" умножит с добавляет и вычитает для ускоренной ход бабочки вычисление ДО 4M СДЕРЖАННОГО ON-CHIP SRAM Двойн-перенесло для независимого доступа процессором ядра и ПАМЯТИ -ОБЛОМОКА DMA ВЗАИМОДЕЙСТВУЯ поколение статуса ожидания 4 gigawords addressable Programmable, поддержки FFT ДРАХМЫ страниц-режима

Параметры продукта

Изображение продукта