Вентильная матрица FPGA поля XC7Z010-1CLG400I Programmable откалывает корку A9 РУКИ ядра SoC FPGA

Zynq-7000 SoC

Корка A9 РУКИ ядра SoC FPGA вентильной матрицы поля XC7Z010-1CLG400I FPGA Programmable

Спецификации

Описание

Основывают семью Zynq®-7000 на архитектуре Xilinx SoC. Эти продукты интегрируют многофункциональное двойн-ядр

или одно-ядр ARM® Cortex™-A9 основало систему обработки (PS) и логику 28 nm Xilinx programmable (PL) в a

одиночный прибор. C.P.U. РУКИ Cortex-A9 сердце PS и также включают память на-обломока, внешнюю память

интерфейсы, и богатый набор периферийных интерфейсов взаимодействия.

Особенности

РУКА Cortex-A9 основала блок процессора применения (APU)

• 2,5 DMIPS/MHz в C.P.U.

• Частота C.P.U.: До 1 GHz

• Когерентная поддержка многопроцессорной

• Архитектура ARMv7-A

• Безопасность TrustZone®

• Набор инструкций Thumb®-2

• Архитектура окружающей среды исполнения RCT Jazelle®

• Двигатель NEON™ средства массовой информации-обрабатывая

• Блок одиночных и удвоенной точности вектора плавающей запятой (VFPU)

• CoreSight™ и трассировка Macrocell программы (PTM)

• Таймер и прерывания

• 3 таймера сторожевого пса

• Один глобальный таймер

• 2 тайника счетчиков тройн-таймера

• Уровень 1 32 KB тайники инструкции и данных по 4 путей набор-ассоциативные (независимые для каждого C.P.U.)

• 512 тайник уровня 2 пути KB 8 набор-ассоциативных (, который делят между C.P.U.)

• память На-обломока поддержки Байт-равенства

• ROM ботинка На-обломока

• RAM на-обломока 256 KB (OCM)

• интерфейсы памяти поддержки Байт-равенства внешние

• Multiprotocol динамический регулятор памяти

• шестнадцатиразрядные или трицатидвухразрядные интерфейсы к памятям DDR3, DDR3L, DDR2, или LPDDR2

• Поддержка ECC в шестнадцатиразрядном режиме

• 1GB места для адреса используя одиночный ряд 8, 16-, или 32 шириной с бит памятей

• Интерфейсы статической памяти

• 8-разрядная шина данных SRAM с поддержкой до 64 MB

• Параллель НИ внезапная поддержка

• Поддержка ONFI1.0 NAND внезапная (ECC 1-bit)

• бит SPI, 2 бит SPI, 4 SPI 1 бита (квадрацикл-SPI), или сериал 2 квадрациклов-SPI (8-разрядный) НИ внезапный регулятор DMA 8-канала

• Памят-к-память, памят-к-периферийный, периферийн-к-память, и поддержка сделки разбрасывать-сбора

Торгуя проводник