Функциональное описание
CY7C1381D/CY7C1381F/CY7C1383D/CY7C1383F представляет собой 3,3 В, 512 К × 36 и 1 М × 18 синхронный поток через SRAM, предназначенный для интерфейса с высокоскоростными микропроцессорами с минимальной логикой клея[1].Максимальная задержка доступа от подъема часов - 6.5 нс (версия 133 МГц). 2-битный счетчик на чипе фиксирует первый адрес в взрыве и автоматически увеличивает адрес для остальной части взрывного доступа.
Особенности
■ Поддерживает работу на 133 МГц
■ 512 K × 36 и 1 M × 18 общих В/В
■ 3,3 В основной источник питания (VDD)
■ 2,5-вольтное или 3,3-вольтное питание В/С (VDDQ)
■ Быстрое время отсчёта до выхода
️ 6,5 нс (версия 133 МГц)
■ обеспечивает высокопроизводительную скорость доступа 2-1-1-1
■ Избираемый пользователем счетчик выстрелов, поддерживающий интерливерованные или линейные последовательности выстрелов Intel Pentium
■ Отдельные адресные стробки процессора и контроллера
■ Синхронное самостоятельное записывание
■ Асинхронный выход
■ CY7C1381D/CY7C1381F доступны в стандарте JEDEC
100-прикольный TQFP без Pb, без Pb и без Pb 165 шарик
Пакет FPBGA. CY7C1381F/CY7C1383F доступен в
Пакет BGA из 119 шаров без Pb и без Pb
■ IEEE 1149.1 JTAG-совместимое граничное сканирование
■ ZZ режим сна
