Обзор
В настоящей главе представлен обзор характеристик микропроцессора, включая основные функциональные компоненты.
Ключевые особенности
Блочная схема MCF528x и MCF521x показана на рисунке 1-1.
• Статический версия 2 ColdFire переменной длины RISC процессор
∆ статическая работа
32 битовый адрес и путь передачи данных на чипе
Процессорное ядро и частота шины до 80 МГц
16 32-разрядных регистров данных и адресов общего назначения
ColdFire ISA_A с расширениями для поддержки пользовательского реестра указателей стека и четырех новых инструкций для улучшения бит-обработки
Усовершенствованный модуль многократного накопления (EMAC) с четырьмя 48-битными аккумуляторами для поддержки 32-битных алгоритмов обработки сигнала
Декодировка нелегальной инструкции, которая позволяет поддерживать эмуляцию 68K
• Поддержка отладки системы
¢ Отслеживание в режиме реального времени для определения динамического пути выполнения
Режим фоновой отладки (BDM) для отладки в схеме
Поддержка отладки в режиме реального времени с одним видимым пользователем регистратором точки прерывания аппаратного обеспечения (PC и адрес с дополнительными данными), который может быть настроен в триггер 1-го или 2-го уровня
• Память на чипе
2 Кбайтный кэш, конфигурируемый как кэш только для инструкций, только для данных или разделенный кэш I/D
(например, DMA, FEC) с поддержкой питания в режиме ожидания
512 Кбайт межсетевой Flash-памяти, поддерживающей 2-1-1-1 доступ
(256 Кбайт на MCF5281 и MCF5214, без Flash на MCF5280)
Этот препарат использует технологию SuperFlash®, лицензированную SST.
• Управление энергией
Полностью статическая работа с режимом покоя процессора и режимом остановки всего чипа
Очень быстрая реакция на прерывания в режиме сна с низкой энергоемкостью (функция пробуждения)
Включить/отключить часы для каждого периферийного устройства при неиспользовании
• Быстрый контроллер Ethernet (FEC) (не доступен на MCF5214 и MCF5216)
Возможность 10BaseT, полный или полный дуплекс
100BaseT, полный дуплекс с половиной или ограниченной пропускной способностью
На чипе передают и принимают FIFO
Встроенный выделенный контроллер DMA
¢ гибкие описательные кольца на основе памяти
️ Медиа-независимый интерфейс (MII) с передатчиком (PHY)
• Модуль FlexCAN 2.0B
Включает все существующие функции модуля Freescale TouCAN
️ Полная реализация спецификации протокола CAN версии 2.0B
Стандартные данные и удаленные кадры (до 109 бит)
Расширенные данные и удаленные кадры (до 127 бит)
Длина данных 0 8 байтов
Программируемая скорость передачи до 1 Мбит/сек
До 16 буферов сообщений (MB)
Конфигурируется как прием (Rx) или передача (Tx)
Поддержка стандартных и расширенных сообщений
Неиспользованное пространство буфера сообщений (MB) может быть использовано в качестве общей памяти
Возможность только для прослушивания
️ Контент-адресирование
️ без семафоров чтения/записи
3 программируемые регистраторы масок
Глобальный (для МБ 0-13)
Специально для MB14
Специально для MB15
Програмируемая схема первой передачи: наименьший идентификатор или наименьшее число буфера
️ ️ Временный штемпель ️ на основе 16-битного таймера
Глобальное время сети, синхронизируемое с конкретным сообщением
Программируемые режимы ввода/вывода
√ Маскируемые прерывания
• Три универсальных асинхронных/синхронных приемника-передатчика (UART)
16 битовый разделитель для генерации часов
∙ Логика управления прерывается
√ Маскируемые прерывания
Поддержка DMA
Форматы данных могут быть 5, 6, 7 или 8 бит с четным, нечетным или без парита
До 2 остановочных битов с увеличением на 1/16
Возможности обнаружения ошибок
Поддержка модема включает в себя линии запроса на отправку (URTS) и готовых к отправке (UCTS) для двух UART
Передача и прием буферов FIFO
• Модуль I2C
Интерфейс интерчиповой шины для EEPROM, ЖК-контролеров, преобразователей A/D и клавиатур
Полностью совместима с стандартной шиной I2C
Моды Master или Slave поддерживают несколько мастеров
Автоматическая генерация прерывания с программируемым уровнем
• Серийный периферийный интерфейс в очереди (QSPI)
️ полнодуплексные, трехпроволочные синхронные передачи
До четырех вариантов чипов
Только в режиме "мастер"
Программируемые мастер-бит-скорости
До 16 предварительно запрограммированных переводов
• Конвертер аналого-цифровой связи в очереди (QADC)
8 прямых или до 18 мультиплексных аналоговых входных каналов
10 битовое разрешение +/- 2 подсчета точности
Минимальное время преобразования 7 μS
Внутренний образец и склад
Программируемое время выборки входных данных для различных импеданс источника
2 очереди команд с 64 записями
¢ Завершение очереди и приостановка программных прерываний, доступных на обеих очередях
Показатели очереди указывают текущее местоположение для каждой очереди
Автоматизированные режимы очереди, инициируемые:
️ Периодический/интервальный таймер, в модуле QADC [Короли 1 и 2]
Однократное или непрерывное сканирование очередей
Выходные данные читаются в трех форматах:
Подпись левой стороны
Не подписанный, не подписанный
Неиспользуемые аналоговые каналы могут использоваться в качестве цифровых В/В
Внедрена конфигурация с низким количеством пин-код
• Четыре 32-битных таймера DMA
Разрешение 15 нс при частоте 80 МГц (66 МГц для MCF5214 и MCF5216)
¢ Программируемые источники для ввода часов, включая внешний вариант часов
Програмируемый прескаллер
Возможность захвата входа с программируемым краем спускового механизма на входном штифте
Выход-сравнение с программируемым режимом для выходной кнопки
Режимы свободного запуска и перезапуска
¢ Маскируемые перерывы при захвате ввода или сравнении ссылки
Возможность запуска DMA при захвате ввода или сравнении ссылки
• Два 4-канальных таймера общего назначения
4 16-разрядных входного захвата/выхода каналов сравнения на таймер
16 битная архитектура
Програмируемый прескаллер
Ширины импульсов изменяются от микросекунд до секунд
Одноразовый 16-битный импульсный аккумулятор
Возможность загрузки из внутренней флэш-памяти или внешней памяти шириной 8, 16 или 32 бита (Продолжение..)
