Programmable ДРАХМА DDR3 одновременная H5TC2G63GFR-PBA CAS 128M

1.Description
H5TQ2G83GFR-xxC, H5TQ2G63GFR-xxC, H5TQ2G83GFR-xxI, H5TQ2G63GFR-xxI, H5TQ2G83GFR? xxL, H5TQ2G63GFR-xxL, H5TQ2G83GFR-xxJ, H5TQ2G63GFR-xxJ 2 147 483 648 данных по двойника CMOS бита
ДРАХМА тарифа III (DDR3) одновременная, идеально одетая для применений главной памяти которая требует большой
плотность памяти и высокая ширина полосы частот. SK Hynix 2Gb DDR3 SDRAMs предложения ref синхронных процессов полно? erenced и к поднимая и падая краям часов. Пока все адреса и входные сигналы контроля заперты на задвижку дальше
поднимая края CK (падая краев CK), данных, стробов данных и написать входные сигналы маск данных
попробованный и на поднимая и падая краях его. Информационные каналы внутренне прокладываны трубопровод и 8-разрядные prefetched
достигнуть очень высокой ширины полосы частот.

2.FEATURES
* этот продукт в согласии с директивой RoHS.
• VDD=VDDQ=1.5V +/- 0.075V
• Деятельность входных сигналов полностью дифференциальных часов (CK, CK)
• Дифференциальный строб данных (DQS, DQS)
• На DLL обломока выровняйте переход DQ, DQS и DQS с CK
переход
• Маски в СМ пишут данн-в на и поднимать и падать
края строба данных
• Все адреса и входные сигналы контроля за исключением данных,
стробы данных и маски данных запертые на задвижку на
поднимая края часов
• Programmable латентность 5 CAS, 6, 7, 8, 9, 10, 11, 12, 13
и поддержанное 14
• Programmable аддитивная латентность 0, CL-1, и CL-2
поддержал
• Programmable CAS пишут латентность (CWL) = 5, 6, 7, 8
9 и 10
• Programmable разрыванная длина 4/8 с обоими клев
режим последовательных и interleave
• Переключатель BL на лету