W25Q80DVSSIG НИ внезапное spiFlash, 8M-bit, равномерный участок 4Kb
ОПИСАНИЕ 1.GENERAL
Флэш-память W25Q80DV/DL (8M-bit) серийная обеспечивает решение хранения для систем с ограниченными космосом, штырями и силой. Серия 25Q предлагает гибкость и представление хорошо вн е обычных серийных внезапных приборов. Они идеальны для кода затеняя к RAM, исполняющ код сразу от голоса двойных/квадрацикла SPI (XIP) andstoring, текст и данные. W25Q80DV работает на одиночном 2.7V к 3.6V и operateds W25Q80DL на одиночном 2.3V к поставке 3.6Vpower с текущим потреблением как низко как 1μ a для силы-вниз.
W25Q80DV/DLarray организовано в 4 096 programmable страниц 256 байт каждое. До 256 байт можно запрограммировать одновременно. Страницы могут быть стертыми ingroups 16 (стирание участка 4KB), группами в составе 128 (стирание блока 32KB), группами в составе 256 (стирание блока 64KB) или всем обломоком (стиранием обломока). Участки W25Q80DV/DLhas 256 стираемые и 16 стираемые блоков соответственно. Небольшие участки 4KB учитывают большую гибкость в применениях которые требуют хранения данных и параметра.
W25Q80DV поддерживает стандартный серийный периферийный интерфейс (SPI), и высокую эффективность выход двойных/квадрацикла так же, как I/O SPI удваивает/квадрацикла: Серийные часы, откалывают отборные, серийные данные I/O0 (DI), I/O1 (СДЕЛАЙТЕ), I/O2 (/WP), и I/O3 (/HOLD). Поддержаны тактовые частоты SPI до 104MHz позволяющ соответствующим ходам часов 208MHz (104MHz x 2) для двойного I/O и 416MHz (104MHz x 4) для I/O квадрацикла при использовании быстрого чтения инструкции I/O удваивают/квадрацикла. Эти скорости передачи могут делать стандартные асинхронные 8 и шестнадцатиразрядные параллельные флэш-памяти лучше. Штырь владением, защищает штырь от записи и programmable напишите защиту, с верхней частью, дно или управление массива комплекта, обеспечивает более дополнительную гибкость контроля. Дополнительно, прибор поддерживает идентификацию изготовителя и прибора JEDEC стандартное с 64-разрядным уникальным серийным номером.
2.FEATURES
Семья памятей SpiFlash
– W25Q80DV/DL: 8M-bit/1M-byte (1 048 576) – 256-byte в programmable страниц-стандартное SPI: CLK, /CS, DI, ДЕЛАЮТ, /WP, /HOLD-DUAL SPI: CLK, /CS, IO0, IO1, /WP, /Hold – квадрацикл SPI: CLK, /CS, IO0, IO1, IO2, участки IO3-Uniform 4KB, блоки 32KB & 64KB
Вспышка высокого класса исполнения серийная
– W25Q80DV104MHz эквивалент двойных/квадрацикла SPI clocks208/416MHz удваивают/квадрацикл SPI50MB/S непрерывная передача данных rate-W25Q80DL80MHz эквивалент удваивает/квадрацикла SPI clocks160/320MHz скорость передачи continuousdata удваивает/квадрацикла SPI40MB/S
Программное обеспечение и оборудование пишут Защита-Писать-защищают все или часть из памят-Позволять/предохранения от отключения с предохранением от /WP вершин штыр или нижним массива
Гибкая архитектура со стиранием участка/блока участк-формы 4KB (4/32/64-kbytes) – стиранием/программой приостанавливать & Резюм-больше чем 100 000 стирает/для записи циклов
Низкая мощность, широкий диапазон температур
– W25Q80DV: Одиночные 2,7 к 3.6V supply-W25Q80DL: Одиночные 2.3to 3.6V поставляют<1>
особенности предварительной безопасностью & идентификацией
– Программное обеспечение и оборудование пишут - для защиты закрытия поставки защита-силы массива вершин/нижнего, комплекта 4KB и ID OTP protection-64-Bit уникального для регистров каждой прибор-поддающийся обнаружению безопасностью параметров (SFDP) Register-3X256-Byte с битами OTP замк-испаряющими & слаболетучими состояния регистра
ТИПЫ 3.PACKAGE И КОНФИГУРАЦИИ PIN
4.Pin конфигурация PDIP 300- mil
5.Ball конфигурация WLCSP
6,4 .1Chip отборного (/CS) штырь обломока SPI отборный (/CS) включает и выводит деятельность из строя прибора. Когда /CSis высокое прибор отсеивано и серийные штыри вывода данных (СДЕЛАЙТЕ, или IO0, IO1, IO2, IO3) на высокоимпедансном. Отсеиванный, расход энергии приборов находится на резервных уровнях если внутреннее стирание, программа или написать цикл регистра состояния не будет находиться в прогрессе. Когда /CSis принесло низко прибор будет выбран, расход энергии увеличит к активным уровням и инструкциям можно написать в и считывание данных от прибора. После включения питания, будет принят переход /CSmust от максимума к низкому уровню перед новой инструкцией. Входной сигнал /CS должен отслеживать уровень поставки VCC на включение питания (см. «время и Write включения питания блокируют порог» и диаграмму 45). Если нужно, pull-up сторонника сопротивления на /CS можно использовать для выполнения этого.
ввод данных 4.2Serial, выход и IOs (DI, ДЕЛАЮТ и IO0, IO1, IO2, IO3) TheW25Q80DV/DLsupport стандартное SPI, двойное SPI и деятельность квадрацикла SPI. Стандартные инструкции SPI используют однонаправленный штырь DI (входного сигнала) серийной для записи инструкций, адресов или данных в прибор на поднимая крае серийного штыря входного сигнала часов (CLK). Стандартное SPI также использует однонаправленное ДЕЛАЕТ (выход) для чтения данных или состояния от прибора на падая крае инструкций CLK.Dual и квадрацикла SPI использовать двухнаправленные штыри IO серийной для записи инструкций, адресов или данных в прибор на поднимая крае CLK и для чтения данных или состояния от прибора на падая крае CLK. Инструкции квадрацикла SPI требуют слаболетучего квадрацикла позволяют бит (QE) в состоянии Register2 быть набором. Когда QE=1, штырь /WP становится штырь IO2 и /HOLD будет IO3.
4,3 защитите (/WP) от записи защитите штырь от записи (/WP) смогите быть использовано для предотвращения регистра состояния от быть написанным. Использованный совместно с блоком регистра состояния защитите (CMP, SEC, TB, BP2, BP1 и BP0) биты и регистр состояния защищает (SRP0) биты, часть как небольшая как 4KBsector или весь массив памяти может быть защищенным оборудованием. Штырь /WP активные низкие. Когда бит QE состояния Register-2 установленный для I/O квадрацикла, функция штыря /WP не доступна с этого штыря использована для IO2.
4.4HOLD (/HOLD) штырь /HOLD позволяет прибору быть сделанным паузу пока оно активно выбрано. Когда /HOLD принесено низко, пока /CSis низкое, ДЕЛАЕТ штырь будет на высокоимпедансном и будут проигнорированы сигналы на штырях DI и CLK (не позаботьте). Когда приносят /HOLD высокую, деятельность прибора может возобновить. /HOLDfunction смогите быть полезна когда множественные приборы делят такие же сигналы SPI. Штырь /HOLD активные низкие. Когда бит QE состояния Register-2 установленный для I/O квадрацикла, функция штыря /HOLD не доступна с этого штыря использована для IO3. См. диаграмму 1a и 1B для конфигурации штыря деятельности I/O квадрацикла
часы 4.5Serial (CLK) штырь входного сигнала часов SPI серийный (CLK) предусматривают время для серийной деятельности входа и выхода.
7.Why выбирают нас?
100% новое и originao с ценой преимущества
Высокая эффективность
Быстрая доставка
Профессиональное обслуживание команды
10 электронных блоков многолетнего опыта
Агент электронных блоков
Скидка преимущества логистическая
Превосходное послепродажное обслуживание
