Обломок CPLD XCR3128XL-7VQ100I Coolrunner XPLA3 Programmable IC

Быстрая деталь:

CoolRunner XPLA3 CPLD


Описание:

Семья CoolRunner XPLA3 (выдвинутого Programmable массива логики) CPLDs прицелена для систем низкой мощности которые включают портативное, handheld, и применений силы чувствительных. Каждый член семьи CoolRunner XPLA3 включает быструю технологию дизайна силы нуля (FZP) которая совмещает низкую мощность и быстрый ход. С этим методом дизайна, семья CoolRunner XPLA3 предлагает истинные скорости штыр-к-штыря 5,0 ns, пока одновременно поставляющ силу которая чем μW 56 на положении боевой готовности без потребности для «битов turbo» или других схем силы вниз. Путем замена обычных методов усилителя чувства для снабжать условия продукта (метод который использован в PLDs с двухполярной эры) на каскадированную цепь чистых ворот CMOS, динамическая сила также существенно ниже чем все другие CPLD. Приборы CoolRunner единственное TotalCMOS PLDs, по мере того как они используют и технологический прочесс CMOS и запатентованный полный метод дизайна CMOS FZP. Метод дизайна FZP совмещает быстрые клетки энергонезависимой памяти с ультра-низкой памятью тени силы SRAM для того чтобы поставить семью самой низкой силы 3.3V CPLD индустрии.
Семья CoolRunner XPLA3 использует полную структуру PLA для распределения логики внутри блок функции. PLA обеспечивает плотность максимальной гибкости и логики, с главным штырем запирая возможность, пока поддерживающ детерминистское время.
CoolRunner XPLA3 CPLDs поддержано инструментами CAE программного обеспечения и индустриального стандарта Xilinx® WebPACK™ (ментором, каденцией/OrCAD, логикой образца, Synopsys, Viewlogic, и Synplicity), используя редакторы HDL с ABEL, VHDL, и Verilog, и/или схематическим входом дизайна захвата.
Проверка дизайна использует имитаторы индустриального стандарта для функциональной и приурочивая симуляции. Развитие поддержано на множественном персональном компьютере (ПК), Солнце, и платформах HP.
Особенности семьи CoolRunner XPLA3 также включают индустриальный стандарт, IEEE 1149,1, интерфейс JTAG через который испытывать, В-систему программирование (ISP), и перепрограммировать границ-развертки прибора может проводить. CoolRunner XPLA3 CPLD электрически reprogrammable используя программистов прибора индустриального стандарта.


Применения:

• Быстро метод дизайна силы нуля (FZP) обеспечивает ультра-низкую силу и очень быстрый ход
- Типичное резервное течение μA 17 до 18 на 25°C
• Новаторская архитектура CoolRunner™ XPLA3 совмещает быстрый ход с весьма гибкостью
• Основанный на TotalCMOS PLD индустрии первом — и дизайн CMOS и технологические прочессы
• Предварительное 0.35μ 5 процесс металла EEPROM слоя
- 1 000 циклов стирания/программы гарантировали
- 20 лет удерживания данных гарантировали
• 3V, В-система Programmable (ISP) используя интерфейс JTAG IEEE 1149,1
- Полный тест Границ-развертки (IEEE 1149,1)
- Быстрые программируя времена
• Поддержка для сложный асинхронный хронометрировать
- 16 часов условия продукта и 4 часа условия местного контроля в блок функции
- 4 глобальных часа и один всеобщего час условия контроля в прибор
• Превосходное удерживание штыря во время изменений проекта
• Доступный в товарном сорте и выдвинутой ранге напряжения тока (2.7V к 3.6V) промышленной
• терпимые штыри I/O 5V
• Регистр входного сигнала настроил время 2,5 ns
• Логика одного прохода расширяемая до 48 условий продукта
• Высокоскоростные задержки штыр-к-штыря 5,0 ns
• Управление тарифа ряда в выход
• 100% routable
• Бит безопасностью предотвращает несанкционированный доступ
• Поддержки горяч-затыкая возможность
• Вход/проверка дизайна используя Xilinx или инструменты CAE индустриального стандарта
• Новаторская структура условия контроля обеспечивает:
- Асинхронный хронометрировать macrocell
- Асинхронное macrocell регистрирует заранее поставленный/возврат
- Часы включают контроль в macrocell
• Выход 4 включить контроли в блок функции
• Foldback NAND для оптимизирования синтеза
• Всеобщее государство 3 которое облегчает «кровать ногтей» испытывая
• Доступный в Обломок-масштабе BGA, Fineline пакетах BGA, и QFP. Pb свободное от доступное для большинств типов пакета.


Спецификации: