Вентильная матрица поля ICs семьи XC3S400-5FGG456C Spartan-3 FPGA Programmable

Быстрая деталь:

Семья Spartan-3 FPGA


Описание:

Семья Spartan®-3 Пол-Programmable вентильных матриц специфически конструирована для того чтобы отвечать потребностямы применений высокообъемного, цен-чувствительного потребителя электронных. Восьмичленная семья предлагает плотности выстраивая в ряд от 50 000 до 5 000 000 ворот системы, как показано в таблице 1.
Семья Spartan-3 строит на успехе более предыдущей спартанской-IIE семьи путем увеличение количества ресурсов логики, емкости внутреннего RAM, общего количества I/Os, и общего уровня представления так же, как путем улучшать функции управления часов. Многочисленные повышения выводят от технологии платформы Virtex®-II. Эти повышения Spartan-3 FPGA, совмещенные с предварительным технологическим прочессом, поставляют больше функциональность и ширины полосы частот в доллар чем было ранее возможна, устанавливающ новые стандарты в programmable индустрии логики.
Из-за их исключительно низкой цены, Spartan-3 FPGAs идеально одеты к широкому диапазону применений бытовой электроники, включая широкополосный доступ, домашнюю сеть, дисплей/проекцию и цифровую телевизионную аппаратуру.
Семья Spartan-3 главная альтернатива, который нужно замаскировать запрограммированный. FPGAs избегает высоких начальных затрат, длинномерных этапов разработки, и своиственной несгибаемости обычного. Также, программируемость FPGA позволяет подъемы дизайна в поле без замены оборудования необходимой, невозможности с.


Применения:

• Недорогое, высокопроизводительное решение логики для высокообъемных, ориентированных на потребитель применений
• Плотности до 74 880 клеток логики
• Сопрягаемый сигнал SelectIO™
• До 633 штыря I/O
• Тариф передачи данных 622+ Mb/s в I/O
• 18 одно-законченных стандартов сигнала
• 8 дифференциальных стандартов I/O включая LVDS, RSDS
• Прекращение импедансом цифров контролируемым
• Качание сигнала выстраивая в ряд от 1.14V к 3.465V
• Двойная поддержка тарифа данных (ГДР)
• ГДР, поддержка DDR2 SDRAM до 333 Mb/s
• Ресурсы логики
• Обильные клетки логики с возможностью сдвигового регистра
• Широко, быстрые мультиплексоры
• Быстрый взгляд-вперед снести логику
• Преданные 18 x 18 множителей
• Логика JTAG совместимая с IEEE 1149.1/1532
• Память SelectRAM™ иерархическая
• До 1 872 Kbits из полного RAM блока
• До 520 Kbits из полного распределенного RAM
• Менеджер цифровых часов (до 4 DCMs)
• Часы уклоняют исключение
• Синтез частоты
• Высокий сдвиг фазы разрешения
• 8 глобальных линий часов и обильной трасса
• Полно поддержанный системы разработкой программного обеспечения Xilinx ISE® и WebPACK™
• Процессор MicroBlaze™ и PicoBlaze™, PCI®, критическая точка ТРУБЫ PCI Express®, и другие ядри IP
• Pb свободные от упаковывая варианты
• Автомобильный вариант семьи Spartan-3 XA


Спецификации: