Семья обломока XC4VLX100-10FF1148I FPGAs Virtex-4 новая и первоначальная

Быстрая деталь:

Семья Virtex-4

Описание:

Совмещающ архитектуру блока предварительного кремния модульную (ASMBL™) с большим разнообразием гибких особенностей, семья Virtex®-4 от Xilinx значительно увеличивает programmable возможности дизайна логики, делая им сильную альтернативу к технологии ASIC. Virtex-4 FPGAs состоят из 3 семей-LX платформы, FX, и SX-предлагая множественных выборов и комбинаций особенности для обращения ко всех сложных применений. Широкий массив блоков ядра трудно-IP Virtex-4 FPGA включает процессоры PowerPC® (с новым интерфейсом APU), макинтоши локальных сетей три-режима, 622 Mb/s к 6,5 приемопередатчика Gb/s серийных, преданных куски DSP, высокоскоростные сети управления часов, и источник-одновременные блоки интерфейса. Основные строительные блоки Virtex-4 FPGA повышения тех найденных в популярном Virtex, Virtex-E, Virtex-II, Virtex-II совокупности продуктов Pro, и Virtex-II Pro x, поэтому дизайны предыдущ-поколения вверх - совместимы. Приборы Virtex-4 произведены на современном процессе меди 90 nm использующ 300 (12-inch) mm технологии вафли.

Применения:

• 3 семьи — LX/SX/FX

- Virtex-4 LX: Высокопроизводительное решение применений логики

- Virtex-4 SX: Высокопроизводительное решение для цифровых применений обработки сигнала (DSP)

- Virtex-4 FX: Высокопроизводительное, полнофункциональное решение для врезанных применений платформы

• Технология часов Xesium™

- Блоки менеджера цифровых часов (DCM)

- Дополнительные, который участк-соответствуют рассекатели часов (PMCD)

- Дифференциальные глобальные часы

• Кусок XtremeDSP™

- 18 x 18, комплект two, подписали множитель

- Опционные этапы трубопровода

- Встроенный аккумулятор (48-bit) и сумматор/Subtracter

• Умная иерархия оперативной памяти

- Распределенный RAM

- блоки RAM Двойн-порта 18-Kbit

· Опционные этапы трубопровода

· Опционная programmable логика FIFO автоматически remaps сигналы RAM как сигналы FIFO

- Интерфейс быстродействующего за поддерживает ГДР и DDR-2 SDRAM, QDR-II, и RLDRAM-II.

• Технология SelectIO™

- 1.5V к деятельности I/O 3.3V

- Встроенная технология ChipSync™ источник-одновременная

- Прекращение импеданса цифров контролируемое (DCI) активное

- Точный grained банк I/O (конфигурация в одном банке)

• Гибкие ресурсы логики

• Безопасное шифрование Bitstream обломока AES

• процесс CMOS меди 90 nm

• напряжение тока ядра 1.2V

• Сальто-обломок упаковывая включая Pb свободные от выборы пакета

• RocketIO™ 622 Mb/s к приемопередатчик Мульти-гигабита 6,5 Gb/s (MGT) [FX единственные]

• Ядр процессора IBM PowerPC RISC [FX только]

- Ядр PowerPC 405 (PPC405)

- Вспомогательный интерфейс блока процессора (сопроцессор потребителя)

• Множественные макинтоши локальных сетей Три-режима [FX только]

Спецификации: