Условия оплаты :T/T, западное соединение, PayPal, обеспечение торговлей, кредитная карточка
Способность поставки :108 ПК
Срок поставки :3-5 день
Упаковывая детали :Упаковка международного стандарта
Категория :Programmable логика ICs
Условие :Оригинал 100%, совершенно новое и первоначальное, новый
Количество I/Os :I/O 720
Продукт :Virtex-6
Пакет/случай :FCBGA-1759
Распределенный РАМ :kbit 5090
Врезанный RAM блока - EBR :kbit 25344
Максимальная равочая частота :1600 MHz
Обслуживание :BOM Kitting
Время выполнения :В запасе, контакт мы
more
контакт
Add to Cart
Найти похожие видео
Посмотреть описание продукта
I/O XC6VSX315T-L1FFG1759I IC FPGA FCBGA-1759 Virtex-6 720
Атрибут продукта
Атрибут со значением
Xilinx
FPGA - Вентильная матрица поля Programmable
Virtex-6
314880
I/O 720
1 v
- 40 c
+ 100 c
SMD/SMT
FCBGA-1759
Тариф данных:
6,6 Gb/s
Серия:
XC6VSX315T
Бренд:
Xilinx
Распределенный RAM:
kbit 5090
Врезанный RAM блока - EBR:
kbit 25344
Максимальная равочая частота:
1600 MHz
Влага чувствительная:
Да
Количество приемопередатчиков:
24 приемопередатчика
Тип продукта:
FPGA - Вентильная матрица поля Programmable
Количество пакета фабрики:
1
Subcategory:
Programmable логика ICs
Фирменное название:
Virtex
Сводка особенностей Virtex-6 FPGA
• 3 подводн-семьи: • Virtex-6 LXT FPGAs: Высокопроизводительная логика с предварительным серийным взаимодействием • Virtex-6 SXT FPGAs: Самая высокая возможность обработки сигнала с предварительным серийным взаимодействием • Virtex-6 HXT FPGAs: Взаимодействие самой высокой ширины полосы частот серийное • Совместимость через подводн-семьи • Приборы LXT и SXT след ноги совместимый в таком же пакете • Предварительная, высокопроизводительная логика FPGA • Реальная технология таблицы следования 6 входных сигналов (LUT) • Двойной (5-input LUT) вариант LUT5 • Пары кувырка LUT/dual для применений требуя богатого смешивания регистра • Улучшенный направляющ эффективность • 64-разрядный (или 2 трицатидвухразрядный) распределил вариант RAM LUT согласно с 6 входной сигнал LUT • SRL32/dual SRL16 с вариантом зарегистрированных выходов • Сильные менеджеры часов смешанн-режима (MMCM) • Блоки MMCM обеспечивают буферизацию нул-задержки, синтез частоты, час-участок перенося, inputjitter фильтруя, и, который участк-соответствуют разделение часов • 36-Kb блок RAM/FIFOs • блоки RAM Двойн-порта • Programmable - ширины Двойн-порта до 36 битов - Простые ширины двойн-порта до 72 бита • Увеличенная programmable логика FIFO • Встроенные опционные сети исправления ошибки • Выборочно используйте каждый блок как 2 независимых 18 блока кб
