CHUANGXINDA ELECTRONICS-TECH CO., LIMITED

CO. CHUANGXINDA ELECTRONICS-TECH, ОГРАНИЧИВАЛОСЬ

Manufacturer from China
Активный участник
6 лет
Главная / продукты / IC FPGA /

I/O IC FPGA XC4VLX25-11SFG363I 500MHz 240

контакт
CHUANGXINDA ELECTRONICS-TECH CO., LIMITED
Город:shenzhen
Область/Штат:guangdong
Страна/регион:china
Контактное лицо:CXDA-FPGA
контакт

I/O IC FPGA XC4VLX25-11SFG363I 500MHz 240

Спросите последнюю цену
Номер модели :XC4VLX25-11SFG363I
Количество минимального заказа :1 PCS
Условия оплаты :T/T, западное соединение, PayPal, обеспечение торговлей, кредитная карточка
Способность поставки :382 ПК
Срок поставки :3-5 день
Упаковывая детали :Упаковка международного стандарта
Категория :Programmable логика ICs
Условие :Оригинал 100%, совершенно новое и первоначальное, новый
Количество I/Os :I/O 240
Продукт :Virtex-4
Пакет/случай :FBGA-363
Распределенный РАМ :kbit 168
Врезанный RAM блока - EBR :kbit 1296
Максимальная равочая частота :500 MHz
Обслуживание :BOM Kitting
Время выполнения :В запасе, контакт мы
more
контакт

Add to Cart

Найти похожие видео
Посмотреть описание продукта

I/O Virtex-4 XC4VLX25-11SFG363I IC FPGA FBGA-363 240

 

Атрибут продукта Атрибут со значением
Xilinx
FPGA - Вентильная матрица поля Programmable
Virtex-4
24192
I/O 240
1,2 v
- 40 c
+ 100 c
SMD/SMT
FBGA-363
Серия: XC4VLX25
Бренд: Xilinx
Распределенный RAM: kbit 168
Врезанный RAM блока - EBR: kbit 1296
Максимальная равочая частота: 500 MHz
Влага чувствительная: Да
Тип продукта: FPGA - Вентильная матрица поля Programmable
Количество пакета фабрики: 1
Subcategory: Programmable логика ICs
Фирменное название: Virtex
Вес блока: 5,500445 oz

 

 

Сводка особенностей Virtex-4 FPGA

 

• Умная иерархия оперативной памяти
- Распределенный RAM
- блоки RAM Двойн-порта 18-Kbit
· Опционные этапы трубопровода
· Опционная programmable логика FIFO автоматически remaps сигналы RAM как сигналы FIFO
- Интерфейс быстродействующего за поддерживает ГДР и DDR-2 SDRAM, QDR-II, и RLDRAM-II.

• напряжение тока ядра 1.2V

• Сальто-обломок упаковывая включая Pb свободные от выборы пакета

• Programmable деятельность одно-законченная или дифференциал (LVDS)
• Блок входного сигнала с опционным одиночным тарифом данных (SDR) или двойным регистром тарифа данных (ГДР)
• Блок выхода с опционным регистром SDR или ГДР
• Двухнаправленный блок
• сети deskew В-бита
• Предназначенный I/O и региональные хронометрируя ресурсы
• Построенный в serializer/deserializer данных


Регистры IOB или кра-вызванные D типа кувырки или уровн-чувствительные защелки.
IOBs поддерживает следующие одно-законченные стандарты:
• LVTTL
• LVCMOS (3.3V, 2.5V, 1.8V, и 1.5V)
• PCI (33 и 66 MHz)
• PCI-X
• GTL и GTLP
• HSTL 1.5V и 1.8V (класс I, II, III, и IV)
• SSTL 1.8V и 2.5V (класс i и II)

 

 

I/O IC FPGA XC4VLX25-11SFG363I 500MHz 240

Запрос Корзина 0