• Умная иерархия оперативной памяти - Распределенный RAM - блоки RAM Двойн-порта 18-Kbit · Опционные этапы трубопровода · Опционная programmable логика FIFO автоматически remaps сигналы RAM как сигналы FIFO - Интерфейс быстродействующего за поддерживает ГДР и DDR-2 SDRAM, QDR-II, и RLDRAM-II.
• напряжение тока ядра 1.2V
• Сальто-обломок упаковывая включая Pb свободные от выборы пакета
• 3 семьи — LX/SX/FX - Virtex-4 LX: Высокопроизводительное решение применений логики - Virtex-4 SX: Высокопроизводительное решение для цифровых применений обработки сигнала (DSP) - Virtex-4 FX: Высокопроизводительное, полнофункциональное решение для врезанных применений платформы
• Технология часов Xesium™ - Блоки менеджера цифровых часов (DCM) - Дополнительные, который участк-соответствуют рассекатели часов (PMCD) - Дифференциальные глобальные часы
