CO. CHUANGXINDA ELECTRONICS-TECH, ОГРАНИЧИВАЛОСЬ

CHUANGXINDA ELECTRONICS-TECH CO., LIMITED

Manufacturer from China
Активный участник
5 лет
Главная / продукты / ALTERA FPGA Chip /

I/O Stratix v GX 5SGXMABN2F45I2LN 850mV 840

контакт
CO. CHUANGXINDA ELECTRONICS-TECH, ОГРАНИЧИВАЛОСЬ
Город:shenzhen
Область/Штат:guangdong
Страна/регион:china
Контактное лицо:CXDA-FPGA
контакт

I/O Stratix v GX 5SGXMABN2F45I2LN 850mV 840

Спросите последнюю цену
Номер модели :5SGXMABN2F45I2LN
Количество минимального заказа :1 PCS
Условия оплаты :T/T, западное соединение, PayPal, обеспечение торговлей, кредитная карточка
Способность поставки :108 ПК
Срок поставки :3-5 день
Упаковывая детали :Упаковка международного стандарта
Категория :IC FPGA
Условие :Оригинал 100%, совершенно новое и первоначальное, новый
Серия :Stratix v GX
Количество блоков массива логики - лабораторий :359200
Количество I/Os :I/O 840
Работая подача напряжения :850 mV
Пакет/случай :FBGA-1932
Тариф данных :14,1 Gb/s
Обслуживание :BOM Kitting
Время выполнения :В запасе, контакт мы
more
контакт

Add to Cart

Найти похожие видео
Посмотреть описание продукта

I/O Stratix v GX обломока FBGA-1932 840 5SGXMABN2F45I2LN ALTERA FPGA
 

Атрибут продукта Атрибут со значением
Intel
FPGA - Вентильная матрица поля Programmable
Stratix v GX
952000
359200
I/O 840
850 mV
- 40 c
+ 85 c
SMD/SMT
FBGA-1932
Поднос
Тариф данных: 14,1 Gb/s
Серия: Stratix V GX 5SGXAB
Бренд: Intel/Altera
Влага чувствительная: Да
Количество приемопередатчиков: Приемопередатчик 48
Тип продукта: FPGA - Вентильная матрица поля Programmable
Количество пакета фабрики: 12
Subcategory: Programmable логика ICs
Полная память: 62,96 Mbit
Фирменное название: Stratix v FPGA
Часть # псевдонимы: 966585

 

Stratix v отличает сводкой• технологический прочесс TSMC 28 nm
• Увеличенное ALM с 4 регистрами
• Улучшенный направлять архитектуру уменьшает затор и улучшает времена трансляции
• M20K: 20-Kbit с трудным кодом исправления ошибки (ECC)
• MLAB: бит 640
• Представление до 600 MHz
• Новые родные 27x27 умножат режим
• 64-разрядные аккумулятор и каскад для систолических конечных реакций на импульсное возмущение (ели)
• Врезанная внутренняя память коэффициента
• Пре-сумматор/subtractor улучшают эффективность
• 1.6-Gbps LVDS
• внешний интерфейс памяти 1,066-MHz
• прекращение На-обломока (ОКТЯБРЬ)
• 1.2-V к 3.3-V взаимодействуя для всех приборов Stratix v
• Стек протоколов Gen3, Gen2, и Gen1 PCIe полные, конечный момент x1/x2/x4/x8 и порт корня
• Подслой Интерлакена физический кодируя (PCS)
• Локальные сети гигабита (GbE) и XAUI PCS
• 10G локальные сети PCS
• Серийное RapidIO® (SRIO) PCS
• Общий интерфейс общественного радио (CPRI) PCS
• Сеть гигабита пассивная оптически (GPON) PCS



 

 I/O Stratix v GX 5SGXMABN2F45I2LN 850mV 840

Запрос Корзина 0