• Предварительные куски DSP48E1 • 25 x 18, множитель комплекта two/аккумулятор • Опционный прокладывать трубопровод • Новый опционный пре-сумматор для помощи фильтруя применений • Опционная bitwise функциональность логики • Преданные каскадные соединения • Гибкие опции конфигурации • SPI и параллельный внезапный интерфейс • поддержка Мульти-bitstream с преданной логикой повторного перехода перехода на аварийный режим • Автоматическое обнаружение ширины автобуса • Возможность монитора системы на всех приборах • На-обломок/восходящий поток теплого воздуха -обломока и контроль подачи напряжения • Доступ JTAG ко всем контролируемым количествам
Virtex®-6 FPGAs programmable учреждение кремния для прицеленных платформ дизайна которые поставляют интегрированное программное обеспечение и оборудование компоненты для того чтобы позволить дизайнеры сфокусировать на нововведении как только их этап разработки начнет. Используя третьего поколения ASMBL™ (Блок предварительного кремния модульный) основанная на столбец архитектура, семья Virtex-6 содержит множественные отдельные подводн-семьи. Этот обзор покрывает приборы в подводн-семьях LXT, SXT, и HXT. Каждая подводн-семья содержит различный коэффициент адреса особенностей наиболее эффективно потребности большого разнообразия предварительных дизайнов логики. В дополнение к высокопроизводительной ткани логики, Virtex-6 FPGAs содержат много для построения - внутри на уровне систем блоки. Эти особенности позволяют дизайнерам логики построить высокие уровни представления и функциональности в их системы FPGAbased. Построенный на технологическом прочессе 40 nm современном медном, Virtex-6 FPGAs programmable альтернатива к изготовленной на заказ технологии ASIC. Предложение Virtex-6 FPGAs самое лучшее решение для обращения к потребностей высокопроизводительных дизайнеров логики, высокопроизводительных Дизайнеры DSP, и высокопроизводительные врезанные дизайнеры систем с беспрецедентной логикой, DSP, взаимодействием, и мягким возможности микропроцессора.
