Virtex®-6 FPGAs programmable учреждение кремния для прицеленных платформ дизайна которые поставляют интегрированное программное обеспечение и оборудование компоненты для того чтобы позволить дизайнеры сфокусировать на нововведении как только их этап разработки начнет. Используя третьего поколения ASMBL™ (Блок предварительного кремния модульный) основанная на столбец архитектура, семья Virtex-6 содержит множественные отдельные подводн-семьи. Этот обзор покрывает приборы в подводн-семьях LXT, SXT, и HXT. Каждая подводн-семья содержит различный коэффициент адреса особенностей наиболее эффективно потребности большого разнообразия предварительных дизайнов логики. В дополнение к высокопроизводительной ткани логики, Virtex-6 FPGAs содержат много для построения - внутри на уровне систем блоки. Эти особенности позволяют дизайнерам логики построить высокие уровни представления и функциональности в их системы FPGAbased. Построенный на технологическом прочессе 40 nm современном медном, Virtex-6 FPGAs programmable альтернатива к изготовленной на заказ технологии ASIC. Предложение Virtex-6 FPGAs самое лучшее решение для обращения к потребностей высокопроизводительных дизайнеров логики, высокопроизводительных Дизайнеры DSP, и высокопроизводительные врезанные дизайнеры систем с беспрецедентной логикой, DSP, взаимодействием, и мягким возможности микропроцессора.
• Приемопередатчики GTH: 2,488 Gb/s до за 11 Gb/s • Интегрированный 10/100/1000 блокам MAC локальных сетей Mb/s • Поддержки 1000BASE-X PCS/PMA и SGMII используя приемопередатчики GTX • Поддержки MII, GMII, и RGMII используя технологические ресурсы SelectIO • поддержка 2500Mb/s доступная • технологический прочесс CMOS меди 40 nm • напряжение тока ядра 1.0V (- 1, -2, -3 рангов скорости единственных) • Более малоэнергичный вариант напряжения тока ядра 0.9V (- ранг скорости 1L единственная)
