CO. группы ChongMing (HK) международное, Ltd

CHONGMING GROUP (HK) INT'L CO., LTD.

Manufacturer from China
Активный участник
3 лет
Главная / продукты / Integrated Circuit Chips /

IDT5V928PGGI 24-TSSOP SMD упаковало новое Gernerator часов IC восьмиштырьковые и первоначальный

контакт
CO. группы ChongMing (HK) международное, Ltd
Город:shenzhen
Страна/регион:china
Контактное лицо:MsDoris Guo
контакт

IDT5V928PGGI 24-TSSOP SMD упаковало новое Gernerator часов IC восьмиштырьковые и первоначальный

Спросите последнюю цену
Номер модели :5V928PGGI
Количество минимального заказа :1 -5pcs
Условия оплаты :T/T, западное соединение, PayPal
Способность поставки :10,000pcs
Срок поставки :в запасе 2-3days
Упаковывая детали :Вьюрок
Описание :Генератор часов IC 160MHz 1 24-TSSOP (0,173", ширина 4.40mm)
P/N :5V928PGGI
Бренд :IDT
Упакованный :SMD TSSOP
Тип :Gerator часов IC восьмиштырьковое
more
контакт

Add to Cart

Найти похожие видео
Посмотреть описание продукта
5V928PGGI бренд IDT SMD 24-TSSOP упакованный генератор IC clock octal новый и оригинальный
Описание:
IDT5V928 является недорогой, низкой наклонности, низкий джитр, и высокой производительности Синтезатор часов.
Он был специально разработан для интерфейса с Гигабитом Ethernet (125 МГц), Fibre CHANEL (106,25 МГц),
и OC-3 (155,52 МГц) приложения.
Он может быть запрограммирован для обеспечения частот выхода в диапазоне
от 50 до 160 МГц, с частотами ввода от 6,25 до 160 МГц 80 МГц.
IDT5V928 включает в себя внутренний фильтр RC, который обеспечивает отличный джитр характеристики и устраняет необходимость
для внешних компонентов. с помощью опционального кристаллического входа, чип принимает фундаментальный 10 - 40 МГц
кристалл режима с максимальным эквивалентным серийным сопротивлением 50Ω.
СТРАНИЦЫ:
• рабочее напряжение от 3 до 3,6 В
• диапазон выходной частоты от 50 до 160 МГц
• Ввод от фундаментального кристаллического осциллятора или внешнего источника
• Внутренняя обратная связь PLL (выпуск обратной связи загрузки относительно
другие выходы, регулирует задержку распространения между входами и выходами REF)
• Выбор входных данных (S[1:0]) для выбора деления FB (соотношение умножения 2,3, 4, 4.25Пять, шесть, шесть.25, и 8)
• Низкий уровень нервного напряжения
• ПЛЛ-байпас для испытаний и контроля отключения питания (S1 = H, S0 = H, части отключения питания < 500 μ A)
• Доступен в пакете TSSOP
Запрос Корзина 0