Обзор семейства Spartan-6 чипов XC6SLX100-3FGG484C IC Power Programmable

Обзор семейства Spartan-6 чипов XC6SLX100-3FGG484C IC Power Programmable

СК6SLX100-3FGG484CОбзор семейства Спартанец-6

Общее описание

Семейство Spartan®-6 обеспечивает передовые возможности системной интеграции с наименьшими общими затратами для приложений с большими объемами.Семейство из тринадцати элементов обеспечивает увеличенную плотность от 3840 до 147443 логических ячеек, вдвое меньшее энергопотребление по сравнению с предыдущими семействами Spartan, а также более быстрое и комплексное подключение.Семейство Spartan-6, созданное на основе зрелой 45-нм маломощной медной технологии, обеспечивающей оптимальный баланс стоимости, мощности и производительности, предлагает новую, более эффективную логику двойного регистра с 6 входными таблицами поиска (LUT) и богатый выбор встроенных блоков системного уровня.К ним относятся блоки ОЗУ по 18 Кб (2 x 9 Кб), слайсы DSP48A1 второго поколения, контроллеры памяти SDRAM, усовершенствованные блоки управления синхронизацией в смешанном режиме, технология SelectIO™, блоки высокоскоростных последовательных приемопередатчиков с оптимизированным энергопотреблением, блоки конечных точек, совместимые с PCI Express®, расширенные режимы управления питанием на уровне системы, параметры конфигурации с автоматическим определением и улучшенная IP-безопасность с защитой AES и ДНК устройства.Эти функции обеспечивают недорогую программируемую альтернативу специализированным продуктам ASIC с беспрецедентной простотой использования.FPGA Spartan-6 предлагают лучшее решение для крупномасштабных логических проектов, ориентированных на потребителя проектов DSP и недорогих встраиваемых приложений.FPGA Spartan-6 — это программируемая кремниевая основа для целевых платформ проектирования, которая предоставляет интегрированные программные и аппаратные компоненты, позволяющие разработчикам сосредоточиться на инновациях, как только начинается их цикл разработки.Краткое описание FPGA Spartan-6

Функции

• Семья Спартанец-6:

• Spartan-6 LX FPGA: оптимизированная логика

• Spartan-6 LXT FPGA: высокоскоростное последовательное подключение

• Низкая стоимость

• Несколько эффективных интегрированных блоков

• Оптимизированный выбор стандартов ввода/вывода

• Ступенчатые подушечки

• Пластиковые упаковки большого объема, скрепленные проволокой

• Низкая статическая и динамическая мощность

• Техпроцесс 45 нм, оптимизированный по стоимости и низкому энергопотреблению

• Режим гибернации с пониженным энергопотреблением для нулевого энергопотребления

• Режим ожидания поддерживает состояние и конфигурацию с многоконтактным пробуждением, улучшением управления

• Напряжение ядра 1,0 В с низким энергопотреблением (только LX FPGA, -1L)

• Высокопроизводительное напряжение ядра 1,2 В (ПЛИС LX и LXT, классы скорости -2, -3 и -4)

• Блоки интерфейсов SelectIO™, поддерживающие различные напряжения и стандарты

• Скорость передачи данных до 1050 Мбит/с на дифференциальный ввод-вывод

• Выбираемый выходной сигнал, до 24 мА на контакт

• Стандарты и протоколы от 3,3 В до 1,2 В/В

• Недорогие интерфейсы памяти HSTL и SSTL

• Совместимость с горячей заменой

• Регулируемая скорость нарастания ввода/вывода для улучшения целостности сигнала

• Высокоскоростные последовательные приемопередатчики GTP в LXT FPGA

• До 3,125 Гбит/с

• Высокоскоростные интерфейсы

включая: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort и XAUI • Встроенный блок конечных точек для конструкций PCI Express (LXT) • Недорогая поддержка технологии PCI®, совместимая с 33 МГц, 32 - и 64-битная спецификация.• Эффективные слайсы DSP48A1 • Высокопроизводительные арифметические операции и обработка сигналов • Быстрый умножитель 18 x 18 и 48-битный аккумулятор • Возможность конвейерной обработки и каскадирования • Предварительный сумматор для поддержки приложений фильтрации • Блоки встроенного контроллера памяти • DDR, DDR2, DDR3 и LPDDR поддержка • Скорость передачи данных до 800 Мбит/с (пиковая полоса пропускания 12,8 Гбит/с) • Многопортовая структура шины с независимым FIFO для сокращения времени проектирования • Обильные логические ресурсы с увеличенной логической емкостью • Дополнительный сдвиговый регистр или поддержка распределенного ОЗУ • Эффективность LUT с 6 входами повышают производительность и минимизируют энергопотребление • LUT с двумя триггерами для приложений, ориентированных на конвейер • Блочная ОЗУ с широким диапазоном детализации • Быстрая блочная ОЗУ с возможностью записи байтов • Блоки по 18 Кбайт, которые можно дополнительно запрограммировать как два независимых 9 Блоки оперативной памяти в килобайтах • Плитка управления тактовой частотой (CMT) для повышения производительности • Низкий уровень шума, гибкое тактирование • Диспетчеры цифровых тактовых импульсов (DCM) устраняют перекос тактовых импульсов и искажение рабочего цикла • Контуры фазовой автоподстройки частоты (PLL) для тактирования с низким джиттером • Синтез частоты с одновременное умножение, деление и фазовый сдвиг • Шестнадцать сетей глобальных тактовых импульсов с малым рассогласованием • Упрощенная конфигурация, поддержка недорогих стандартов • 2-контактная конфигурация с автоматическим определением • Широкая поддержка сторонних SPI (до x4) и флэш-памяти NOR • Функция богатая флэш-память платформы Xilinx с JTAG • Поддержка MultiBoot для удаленного обновления с несколькими потоками битов с использованием сторожевого таймера • Повышенная безопасность для защиты проекта • Уникальный идентификатор ДНК устройства для аутентификации проекта • Шифрование потока битов AES на больших устройствах • Быстрая встроенная обработка с расширенными возможностями и низкой стоимостью , программный процессор MicroBlaze™ • Лучшие в отрасли IP и эталонные конструкции

Сводка характеристик FPGA Spartan-6

Таблица 1. Сводка функций ПЛИС Spartan-6 по устройствам

Примечания:1. Номинальные значения логических ячеек Spartan-6 FPGA отражают расширенные возможности логических ячеек, обеспечиваемые новой архитектурой LUT с 6 входами.

2. Каждый слайс FPGA Spartan-6 содержит четыре LUT и восемь триггеров.

3. Каждый слайс DSP48A1 содержит умножитель 18 x 18, сумматор и аккумулятор.

4. Размер блочной оперативной памяти составляет 18 Кбайт.Каждый блок также может использоваться как два независимых блока по 9 Кб.

5. Каждый CMT содержит два DCM и один PLL.

Комбинации Spartan-6 FPGA Device-Package и доступные входы/выходы

Таблица 2. Комбинации устройств Spartan-6 и максимальное количество доступных входов/выходов

Примечания:

1. На устройствах в этих упаковках нет контроллера памяти.

2. Поддержка блока контроллера памяти x8 на устройствах XC6SLX9 и XC6SLX16 в корпусе CSG225.В XC6SLX4 нет контроллера памяти.

3. Эти устройства доступны как в корпусах, не содержащих свинца, так и в корпусах, не содержащих свинца (дополнительно G), в качестве стандартных вариантов заказа.

4. Эти пакеты поддерживают два из четырех контроллеров памяти в устройствах XC6SLX75, XC6SLX75T, XC6SLX100, XC6SLX100T, XC6SLX150 и XC6SLX150T.