Интегральная схемаа RF IC AD9361BBCZ проворного приемопередатчика Programmable

AD9361BBCZ интегрировало приемопередатчик Programmable IC радиочастоты (RF) проворный

Описание

AD9361 высокая эффективность, применения сильно интегрированной радиочастоты (RF) проворного Transceiver™ конструированного для пользы в 3G и базовой станции 4G. Свои программируемость и широкополосная возможность делают его идеальным для широкого ряда применений приемопередатчика. Прибор совмещает начало RF с гибким разделом основной полосы смешанн-сигнала и интегрированными синтезаторами частоты, упрощая дизайн-в путем снабжать конфигурируемый цифровой интерфейс процессор. AD9361 приемник LO работает от 70 MHz до 6,0 GHz и передатчик LO работает от 47 MHz до 6,0 GHz ряда, покрывающ лицензировать и самые нелицензированные диапазоны. Поддержаны ширины полосы частот канала от меньше чем 200 КГц к 56 MHz.

2 независимых приемника сразу преобразования имеют государство- -theart диаграммы шума и линеарностей. Каждое получает подсистему (RX) включает независимую авторегулировку усиления (AGC), dc возместило коррекцию, коррекцию квадрирования, и цифровой фильтровать, таким образом исключая потребность для этих функций в цифровой основной полосе. AD9361 также имеет гибкие ручные режимы увеличения которые можно внешне контролировать. 2 высоких аналого-цифрового преобразователя динамического диапазона (ADCs) в канал перевести полученный сигналы в цифровую форму меня и q и пропустить их через конфигурируемые фильтры децимации и 128 фильтров реакции на импульсное возмущение крана конечные (ЕЛИ) для произведения выходного сигнала 12 битов на соотвествующем тарифе образца.

Передатчики используют архитектуру сразу преобразования которая достигает высокой точности модуляции с ultralow шумом. Этот дизайн передатчика производит самое лучшее в величине вектора ошибки класса TX (EVM) <>

Полностью интегрированные участк-запертые петли (PLLs) обеспечивают синтез частоты низкой мощности частичный-N для всех для того чтобы получить и передать каналы. Изоляция канала, потребованная системами дуплекса разделения частоты (FDD), интегрирована в дизайн. Все компоненты фильтра VCO и петли интегрированы.

Ядр AD9361 можно привести в действие сразу от регулятора 1,3 v. IC проконтролирован через стандартный порт 4 проводов серийный и 4 штыря управлением вход-выхода реального времени. Всесторонние режимы силы-вниз включены для того чтобы уменьшить расход энергии во время нормальной пользы. AD9361 упаковано в × 10 mm 10 mm, массив решетки шарика пакета масштаба обломока 144 шариков (CSP_BGA).