Обломок XC3042-100PG132 RoHS представления CMOS обломока вентильной матрицы FPGAs Programmable

Быстрая деталь:

Вентильные матрицы поля Programmable

Описание:

Вентильные матрицы поля XC3000-Series Programmable (FPGAs) обеспечивают группу в составе высокопроизводительное, высокую плотность, цифровые интегральные схемаы. Их регулярная, extendable, гибкая, потребител-programmable архитектура массива составлена магазина программы конфигурации плюс 3 типа конфигурируемых элементов: периметр блоков I/O (IOBs), массив ядра конфигурируемых крепких темных пив логики (CLBs) и ресурсы для соединения. Общая структура FPGA показана в диаграмме 2. Система разработки программ обеспечивает схематический захват и автоматический мест-и-маршрут для входа дизайна. Симуляция логики и времени, и эмулирование в-цепи доступна как альтернативы проверки дизайна. Редактор дизайна использован для оптимизирования взаимодействующего дизайна, и составить картину данных которая представляет программу конфигурации.

Функции и соединения логики потребителя FPGA определены данными по программы конфигурации, который хранят во внутренних статических ячейках памяти. Программу можно нагрузить в любом из нескольких режимов для того чтобы приспособить различные требования к системы. Данные по программы пребывают внешне в EEPROM, EPROM или ROM на монтажной плате применения, или на дискете или жестком диске. логика начинания На-обломока обеспечивает для опционной автоматической загрузки данных по программы на включении питания. Выпускные вечера серийной конфигурации товарища XC17XX обеспечивают очень простое хранение программы серийной конфигурации в бывшем programmable пакете.

Семьи вентильной матрицы поля XC3000 Programmable обеспечить разнообразие емкости логики, стили пакета, диапазоны температур и ранги скорости.

Применения:

• Полная строка 4 совокупностей продуктов вентильной матрицы родственного поля Programmable

- XC3000A, XC3000L, XC3100A, XC3100L

• Идеал для широкого диапазона изготовленных на заказ задач дизайна VLSI

- Заменяет TTL, MSI, и другую логику PLD

- Интегрирует полные подсистемы в одиночный пакет

- Избегает NRE, задержки по времени, и риска обычных замаскированных вентильных матриц

• Высокопроизводительная технология памяти CMOS статическая

- Гарантированные шарнирнорычажные тарифы 70 до 370 MHz, задержек логики от 7 до 1,5 ns

- Скорости системных часов сверх 85 MHz

- Низкий спокойный и активный расход энергии

• Гибкая архитектура FPGA

- Совместимые массивы выстраивая в ряд от 1 000 к сложности 7 500 ворот

- Обширные возможности регистра, комбинаториальных, и I/O

- Высокое распределение сигнала разветвителя, сети часов низко-skew

- Внутренние 3 возможности автобуса государства

- Пороги входного сигнала TTL или CMOS

- усилитель кварцевого осциллятора На-обломока

• Неограниченное reprogrammability

- Легкое итерирование дизайна

- изменения логики В-системы

• Обширные упаковывая варианты

- Над 20 различными пакетами

- Пластиковые и керамические пакеты массива поверхност-держателя и штыр-решетки

- Тонкие и очень тонкие варианты плоского пакета квадрацикла (TQFP и VQFP)

• Подготавливайте для объема продукции

- Стандартное, стандартное наличие продукта

- приборы 100% фабрики предварительно проверенные

- Превосходный показатель надежности

• Полная система разработки программ

- Схематический захват, автоматическое место и маршрут

- Симуляция логики и времени

- Редактор взаимодействующего дизайна для оптимизирования дизайна

- Приурочивая калькулятор

- Интерфейсы к популярным окружающим средам дизайна как Viewlogic, каденция, графики ментора, и другие

Спецификации: