МТ48ЛК8М16А2П-6А ЭТО: Л СИНХРОННАЯ ДРАМАТИЯ ОБЛОМА

128Мб: x4, x8, x16 SDRAM

СИНХРОННЫЙ ДРАМ

MT48LC32M4A2 — 8 МБ x 4 x 4 банка

MT48LC16M8A2 — 4 Мб x 8 x 4 банка

MT48LC8M16A2 — 2 Мб x 16 x 4 банка

ФУНКЦИИ

• Совместимость с PC100 и PC133

• Полностью синхронный;все сигналы регистрируются по положительному фронту системных часов

• Внутренняя конвейерная работа;адрес столбца может быть изменен каждый такт

• Внутренние банки для сокрытия доступа к строке/предварительной зарядки

• Программируемая длина пакета: 1, 2, 4, 8 или полная страница

• Автоматическая предварительная зарядка, включая режимы КОНКУРЕНТНАЯ АВТО ПРЕДВАРИТЕЛЬНАЯ ЗАРЯДКА и автоматическое обновление.

• Режим самообновления;стандартная и маломощная

• 64 мс, 4096 циклов обновления

• LVTTL-совместимые входы и выходы

• Один источник питания +3,3 В ±0,3 В

ОПЦИИ МАРКИРОВКА

• Конфигурации

32 МБ x 4 (8 МБ x 4 x 4 банка) 32M4

16 МБ x 8 (4 МБ x 8 x 4 банка) 16M8

8 МБ x 16 (2 МБ x 16 x 4 банка) 8M16

• ЗАПИСАТЬ Восстановление (^тWR)

^тWR = «2 CLK»¹А2

• Упаковка/распиновка

Пластиковая упаковка — OCPL²

54-контактный TSOP II (400 мил) TG

60-шариковый FBGA (8 мм x 16 мм) FB^3,6

60-шариковый FBGA (11 мм x 13 мм) FC^3,6

• Время (время цикла)

10 нс при CL = 2 (PC100) -8E^3,4,5

7,5 нс при CL = 3 (PC133) -75

7,5 нс при CL = 2 (PC133) -7E

• Самообновление

Стандартный

Низкая мощность л

• Диапазон рабочих температур

Коммерческий (от 0℃ до +70℃) Нет

Промышленные (от -40℃ до +85℃) ИТ³

Пример номера детали: MT48LC16M8A2TG-7E

ПРИМЕЧАНИЕ:

1. См. Техническое примечание Micron: TN-48-05.

2. Смещенная от центра линия разъема.

3. Свяжитесь с Micron для получения информации о наличии.

4. Не рекомендуется для новых конструкций.

5. Показано для совместимости с PC100.6. См. таблицу маркировки устройств FBGA на стр. 59.

ОБЩЕЕ ОПИСАНИЕ

Micron® 128Mb SDRAM — это высокоскоростная CMOS динамическая память с произвольным доступом, содержащая 134 217 728 бит.Он внутренне сконфигурирован как DRAM с четырьмя банками и синхронным интерфейсом (все сигналы регистрируются на положительном фронте тактового сигнала, CLK).Каждый из 33 554 432-битных банков x4 организован как 4096 строк по 2048 столбцов по 4 бита.Каждый из 33 554 432-битных банков x8 организован как 4096 строк по 1024 столбца по 8 бит.Каждый из 33 554 432-битных банков x16 организован как 4096 строк по 512 столбцов по 16 бит.

Доступы для чтения и записи к SDRAM ориентированы на пакетную обработку;доступы начинаются с выбранного места и продолжаются в течение запрограммированного количества мест в запрограммированной последовательности.Доступ начинается с регистрации команды ACTIVE, за которой следует команда READ или WRITE.Биты адреса, зарегистрированные одновременно с командой ACTIVE, используются для выбора банка и строки, к которым осуществляется доступ (BA0, BA1 выбирают банк, A0-A11 выбирают строку).Биты адреса, зарегистрированные одновременно с командой READ или WRITE, используются для выбора местоположения начального столбца для пакетного доступа.

SDRAM обеспечивает программируемую длину пакета READ или WRITE для 1, 2, 4 или 8 ячеек или полной страницы с опцией завершения пакета.Может быть включена функция автоматической предварительной зарядки для обеспечения самосинхронной предварительной зарядки строки, которая инициируется в конце последовательности пакетов.

128-мегабайтная SDRAM использует внутреннюю конвейерную архитектуру для достижения высокой скорости работы.Эта архитектура совместима с правилом 2n архитектуры предварительной выборки, но также позволяет изменять адрес столбца в каждом тактовом цикле для обеспечения высокоскоростного полностью произвольного доступа.Предварительная зарядка одного банка при доступе к одному из трех других банков скроет циклы предварительной зарядки и обеспечит бесперебойную высокоскоростную работу с произвольным доступом.

128-мегабайтная SDRAM предназначена для работы в системах с памятью 3,3 В.Предусмотрен режим автоматического обновления, а также энергосберегающий режим отключения питания.Все входы и выходы совместимы с LVTTL.

SDRAM обеспечивает существенное улучшение рабочих характеристик DRAM, в том числе возможность синхронной пакетной передачи данных с высокой скоростью передачи данных с автоматической генерацией адресов столбцов, возможность чередования внутренних банков, чтобы скрыть время предварительной зарядки, и возможность случайного изменения адресов столбцов на каждом такте. цикл во время пакетного доступа.

АБСОЛЮТНЫЕ МАКСИМАЛЬНЫЕ ЗНАЧЕНИЯ*

Напряжение питания VDD/VDDQ по отношению к VSS ............................................ .. от -1В до +4,6В

Напряжение на входах, размыкающих контактах или контактах ввода/вывода по отношению к VSS .................................................. ... от -1В до +4,6В

Рабочая температура, TA (коммерческая)........................................ ..............0°C до +70°C

Рабочая температура, ТА (расширенная; части IT) ...................................... -40 °С до +85°С

Температура хранения (пластик)................................................. .................... от -55°C до +150°C

Рассеяние мощности ................................................ ................................................. ..... 1 Вт

*Нагрузки, превышающие значения, указанные в разделе «Абсолютные максимальные значения», могут привести к необратимому повреждению устройства.Это только оценка нагрузки, и функциональная работа устройства в этих или любых других условиях, превышающих указанные в эксплуатационных разделах этой спецификации, не подразумевается.Воздействие условий абсолютного максимального рейтинга в течение продолжительных периодов времени может повлиять на надежность.

Предложение акций (Горячая продажа)