
Add to Cart
МАКС 7000
Семейство программируемых логических устройств
■ Высокопроизводительные программируемые логические устройства (PLD) на основе EEPROM на базе архитектуры MAX® второго поколения.
■ Возможность внутрисистемного программирования (ISP) 5,0 В благодаря встроенному стандарту IEEE Std.Интерфейс 1149.1 Joint Test Action Group (JTAG), доступный в устройствах MAX 7000S — схема ISP совместима со стандартом IEEE Std.1532
■ Включает устройства MAX 7000 с напряжением 5,0 В и устройства MAX 7000S с питанием 5,0 В на базе ISP.
■ Встроенная схема тестирования граничного сканирования (BST) JTAG в устройствах MAX7000S с 128 или более макроячейками
■ Полное семейство EPLD с плотностью логики от 600 до 5000 используемых логических элементов (см. Таблицы 1 и 2).
■ Логическая задержка между выводами 5 нс при частоте счета до 175,4 МГц (включая межсоединение)
■ Доступны PCI-совместимые устройства
Информацию о внутрисистемно программируемых устройствах MAX 7000A или 2,5 В MAX 7000B см. в листе данных семейства программируемых логических устройств MAX 7000A или в листе данных семейства программируемых логических устройств MAX 7000B.
Общее описание
Семейство высокопроизводительных PLD высокой плотности MAX 7000 основано на архитектуре MAX второго поколения Altera.Изготовленные с использованием передовой технологии CMOS, семейство MAX 7000 на основе EEPROM обеспечивает от 600 до 5000 используемых логических элементов, ISP, задержки между выводами до 5 нс и скорость счета до 175,4 МГц.Устройства MAX 7000S в классах скорости -5, -6, -7 и -10, а также устройства MAX 7000 и MAX 7000E в классах скорости -5, -6, -7, -10P и -12P соответствуют стандарту PCI. Специальная группа по интересам (PCI SIG) Спецификация локальной шины PCI, редакция 2.2.Доступные степени скорости см. в таблице 3.
Рис. 1. Блок-схема устройств EPM7032, EPM7064 и EPM7096