Электронный чип CY7C1328G-133AXI Микросхема интегральной схемы 4 Мбит (256K x 18) Конвейерная DCD Sync SRAM

CY7C1328G 4-Мбит (256K x 18) конвейерная синхронизация DCD SRAM

Функции

• Зарегистрированные входы и выходы для конвейерной работы

• Оптимально для производительности (отмена двойного цикла)

— Расширение глубины без состояния ожидания

• Общая архитектура ввода-вывода 256K × 18

• Основной источник питания 3,3 В (VDD)

• Источник питания 3,3 В/2,5 В/В (VDDQ)

• Быстрое время от тактовой частоты до вывода

— 2,6 нс (для 250-мегагерцового прибора)

• Обеспечьте высокую скорость доступа 3-1-1-1

• Выбираемый пользователем счетчик пакетов, поддерживающий чередующиеся или линейные последовательности пакетов Intel® Pentium®

• Отдельные адресные стробы процессора и контроллера

• Синхронная самосинхронная запись

• Включение асинхронного выхода

• Доступен в бессвинцовом 100-контактном корпусе TQFP.

• Опция спящего режима «ZZ»

Функциональное описание

CY7C1328G SRAM объединяет 256K x 18 ячеек SRAM с усовершенствованной синхронной периферийной схемой и двухбитным счетчиком для внутренней пакетной операции.Все синхронные входы управляются регистрами, управляемыми тактовым входом, запускаемым положительным фронтом (CLK).Синхронные входы включают в себя все адреса, все входы данных, адресную конвейерную обработку чипа (CE1), расширение чипа по глубине (CE2 и CE3), входы управления пакетами (ADSC, ADSP и ADV), запись разрешений (BW[A: B] и BWE), а также Global Write (GW).Асинхронные входы включают в себя активацию выхода (OE) и контакт ZZ.

Адреса и разрешения чипа регистрируются по переднему фронту тактового сигнала, когда активны либо процессор адресного строба (ADSP), либо контроллер адресного строба (ADSC).Последующие адреса пакетов могут быть сгенерированы внутри под управлением вывода Advance (ADV).

Адрес, входы данных и элементы управления записью зарегистрированы на кристалле, чтобы инициировать самосинхронный цикл записи. Эта часть поддерживает операции записи байтов (дополнительные сведения см. в описании выводов и таблице истинности).Циклы записи могут иметь ширину от одного до двух байтов в зависимости от управляющих входов записи байтов.GW active LOW вызывает запись всех байтов.Это устройство включает в себя дополнительный конвейерный регистр включения, который задерживает выключение выходных буферов на дополнительный цикл при выполнении отмены выбора. Эта функция позволяет расширять глубину без снижения производительности системы.

CY7C1328G работает от основного источника питания +3,3 В, в то время как все выходы работают от источника питания +3,3 В или +2,5 В.Все входы и выходы совместимы со стандартом JEDEC JESD8-5.

Максимальные рейтинги

(При превышении этого срока срок службы может сократиться. Для руководства пользователя, не тестировалось.)

Температура хранения ................................................ .... от –65°C до +150°C

Температура окружающей среды при включенном питании..................... от –55°C до +125°C

Напряжение питания на В_ДДОтносительно GND ........................ от –0,5 В до +4,6 В

Напряжение питания на В_ДДКОтносительно GND ........................ от –0,5 В до +В_ДД

Напряжение постоянного тока, подаваемое на выходы в трехфазном соединении..................... от –0,5 В до В_ДДК+0,5В

Входное напряжение постоянного тока ....................................................... ........ от –0,5 В до В_ДД+0,5В

Ток на выходах (НИЗКИЙ) ................................................ ................. 20 мА

Напряжение статического разряда................................................... ................ > 2001В

(согласно MIL-STD-883, метод 3015)

Ток защелки .................................................. ...................... > 200 мА

Функциональная блок-схема

Схема пакета

Предложение акций (Горячая продажа)