CO. группы ChongMing (HK) международное, Ltd
CHONGMING GROUP (HK) INT'L CO., LTD.
Add to Cart
Диаграмма 6-1. Блок-схема архитектуры AVR MCU
Для того чтобы увеличить представление и параллелизм, AVR использует архитектуру Гарвард – с отдельными памятями и автобусами для программы и данных. Инструкции в памяти программы исполнены с одноуровенный прокладывать трубопровод. Пока одна инструкция исполняется, следующая инструкция пре-выручана от памяти программы. Эта концепция включает инструкции быть исполненным в каждом такте. Память программы флэш-память В-системы Reprogrammable. Файл регистра быстро-доступа содержит 32 8-разрядных общецелевых работая регистра x с одиночным временем выборки такта. Это позволяет одно-циклу деятельности арифметического блока логики (ALU). В типичной деятельности ALU, 2 операнда выход от файла регистра, деятельность исполнена, и результат хранится назад в файле регистра – в одном такте.
. Параллельные инструкции "выбирать" и исполнения инструкции
Возврат и регуляция прерывания
AVR обеспечивает несколько различных источников прерывания. Эти прерывания и отдельный переустановленный вектор каждое имеют отдельный вектор программы в области памяти программы. Назначают всем прерываниям индивидуала включают биты которым необходимо написать логику одно вместе с глобальным прерыванием позволяют бит в регистре состояния для того чтобы включить прерывание. В зависимости от значения программного счетчика, прерывания могут быть автоматически неработающими когда запрограммированы биты BLB02 или BLB12 замка ботинка. Эта особенность улучшает безопасность программного обеспечения. См. раздел «память программирует» на страница 264 для деталей.