MPU РУКИ Cortex-A8 MPU Sitara интегральной схемаы микроконтроллера AM3352BZCZ30 AM3352BZCZD80 AM3354BZCZA100 AM3354BZCZD80

MPU РУКИ Cortex-A8 MPU Sitara интегральной схемаы микроконтроллера AM3352BZCZ30 AM3352BZCZD80 AM3354BZCZA100 AM3354BZCZD80

Особенности 1

• До сдержанного ‐ 1-GHz SitaraTM ARM® Cortex®-A8 32 процессор RISC

  • – Сопроцессор NEONTM SIMD

  • – 32KB инструкции L1 и 32KB тайника данных

    С обнаружением единичной ошибки (равенство)

  • – 256KB тайника L2 с корректирующим кодом ошибки

    (ECC)

  • – 176KB ROM ботинка На-обломока

  • – 64KB преданного RAM

  • – Эмулирование и отлаживать - JTAG

  • – Регулятор прерывания (прерывание до 128

    Запросы)

• Память На-обломока (, который делят RAM L3)

  • – 64KB общецелевого RAM регулятора памяти На-обломока (OCMC)

  • – Доступный для всех мастеров

  • – Поддерживает удерживание для быстрого пробуждения

• Внешние интерфейсы памяти (EMIF)

  • – mDDR (LPDDR), DDR2, DDR3, регулятор DDR3L:

    • – mDDR: часы 200-MHz (тариф данных 400-MHz)

    • – DDR2: часы 266-MHz (тариф данных 532-MHz)

    • – DDR3: часы 400-MHz (тариф данных 800-MHz)

    • – DDR3L: часы 400-MHz (данные 800-MHz

      Тариф)

    • – шестнадцатиразрядная шина данных

    • – 1GB полного Addressable космоса

    • – Поддерживает запоминающее устройство одно x16 или 2 x8

      Конфигурации

  • – Общецелевой регулятор памяти (GPMC)

    • – Гибкий 8-разрядный и шестнадцатиразрядный асинхронный интерфейс памяти с обломоком до 7 выбирает (NAND, НИ, Muxed-НИ, SRAM)

    • – Использует код BCH для того чтобы поддержать 4, 8, или шестнадцатиразрядных ECC

    • – Использует код Hamming для того чтобы поддержать ECC 1-Bit

  • – Модуль локатора ошибки (ВЯЗ)

    • – Использованный совместно с GPMC для того чтобы обнаружить местонахождение адреса ошибок в данных от полиномов синдрома произведенных используя алгоритм BCH

    • – Поддержки 4, 8, и шестнадцатиразрядное в положение ошибки блока 512-Byte основанное на алгоритмах BCH