
Add to Cart
Поля ICS логики EP2S180F1020C3N вентильная матрица FPGA Programmable Programmable - Stratix II 8970 IOs лабораторий 742
Особенности
15 600 до 179 400 соответствующее LEs; см. таблицу 1–1
Новый и новаторский приспособительный модуль логики (ALM), основное
строительный блок архитектуры Stratix II, увеличивает представление
и эффективность использования ресурса
До 9 383 040 битов RAM (1 172 880 байт) доступных снаружи
уменьшение ресурсов логики
Память TriMatrix состоя из 3 размеров блока RAM для того чтобы снабдить
истинные память двойн-порта и перво- в/перво- вне перво--вне буфера (FIFO)
Высокоскоростные блоки DSP предусматривают преданную вставку
множители (на до 450 MHz), умножать-аккумулируют функции, и
конечные фильтры реакции на импульсное возмущение (ЕЛИ)
До 16 глобальных часов с 24 хронометрируя ресурсами в регион прибора
Блоки управлением часов поддерживают динамическую сеть часов позволяют/отключение,
которое позволяет сетям часов привести в действие вниз для уменьшения силы
потребление в режиме потребителя
До 12 PLLs (4 увеличили PLLs и 8 быстрое PLLs) в прибор
обеспечьте расширенный спектр, programmable ширину полосы частот, переключатель часов сверх, повторный переход в реальном времени PLL, и предварительные умножение и сдвиг фазы
Поддержка для многочисленных одно-законченных и дифференциальныхся стандартов I/O
Высокоскоростная дифференциальная поддержка I/O с сетями ПРЕДСТАВИТЕЛЯ ДЕМОКРАТИЧЕСКОЙ ПАРТИИ ОТ ПЕНСИЛЬВАНИИ для 1-Gbps
представление
Поддержка для высокоскоростного автобуса сети и связей
стандарты включая параллельное RapidIO, SPI-4 участок 2 (POS-PHY
Технология уровня 4), HyperTransportTM, и SFI-4
Поддержка для высокоскоростной внешней памяти, включая ГДР и DDR2
SDRAM, RLDRAM II, QDR II SRAM, и SDR SDRAM
Поддержка для множественных megafunctions интеллектуальной собственности от
Функции Altera MegaCore® и партнеры Altera Megafunction
Megafunctions программы (AMPPSM)
Поддержка для безопасности дизайна используя bitstream конфигурации
шифрование
Поддержка для обновлений удаленной конфигурации
Таблица 1–1. Особенности семьи Stratix II FPGA |
||||||
Особенность |
EP2S15 |
EP2S30 |
EP2S60 |
EP2S90 |
EP2S130 |
EP2S180 |
Милостыни |
6 240 |
13 552 |
24 176 |
36 384 |
53 016 |
71 760 |
Приспособительные таблицы следования (ALUTs) (1) |
12 480 |
27 104 |
48 352 |
72 768 |
106 032 |
143 520 |
Соответствующее LEs (2) |
15 600 |
33 880 |
60 440 |
90 960 |
132 540 |
179 400 |
Блоки RAM M512 |
104 |
202 |
329 |
488 |
699 |
930 |
Блоки RAM M4K |
78 |
144 |
255 |
408 |
609 |
768 |
Блоки M-RAM |
0 |
1 |
2 |
4 |
6 |
9 |
Полные биты RAM |
419 328 |
1 369 728 |
2 544 192 |
4 520 488 |
6 747 840 |
9 383 040 |
Блоки DSP |
12 |
16 |
36 |
48 |
63 |
96 |
18-bit множители × 18 сдержанные (3) |
48 |
64 |
144 |
192 |
252 |
384 |
Увеличенное PLLs |
2 |
2 |
4 |
4 |
4 |
4 |
Быстрое PLLs |
4 |
4 |
8 |
8 |
8 |
8 |
Максимальные штыри I/O потребителя |
366 |
500 |
718 |
902 |
1 126 |
1 170 |