Особенности
• Выпускные вечера В-системы Programmable для конфигурации Xilinx® FPGAs • Маломощные предварительный CMOS НИ внезапные обрабатывают • Выносливость 20 000 циклов программы/стирания • Деятельность над полностью промышленным диапазоном температур (– 40°C к +85°C) • Поддержка Границ-развертки стандарта 1149.1/1532 IEEE (JTAG) для программирования, прототипирования, и испытывать • Инициализация команды JTAG стандартной конфигурации FPGA • Cascadable для хранить более длинное или множественное Bitstreams • Преданное электропитание I/O Границ-развертки (JTAG) (VCCJ) • I/O прикалывает совместимое с уровнями напряжения тока выстраивая в ряд от 1.8V к 3.3V • Поддержка дизайна используя союзничество Xilinx ISE® и пакеты программ Foundation™ • XCF01S/XCF02S/XCF04S • подача напряжения 3.3V • Серийный интерфейс конфигурации FPGA • Доступный в пакетах VO20 и VOG20 Небольш-следа ноги • XCF08P/XCF16P/XCF32P • подача напряжения 1.8V • Серийный или параллельный интерфейс конфигурации FPGA • Доступный в пакетах VOG48, FS48, и FSG48 Небольш-следа ноги • Технология изменения дизайна включает храня и получая доступ множественные изменения дизайна для конфигурации • Встроенный декомпрессор данных совместимый с Xilinx выдвинул технологию обжатия
