Диаграмма 6-1. Блок-схема архитектуры АВР МКУ
Для того чтобы увеличить представление и параллелизм, АВР использует архитектуру Гарварда – с отдельными памятями и автобусами для программы и данных. Инструкции в памяти программы исполнены с одноуровенным пипелининг. Пока одна инструкция исполняется, следующая инструкция пре-выручана от памяти программы. Эта концепция включает инструкции быть исполненным в каждом такте. Память программы флэш-память В-системы Репрограммабле. Файл регистра быстро-доступа содержит 32 регистра 8-разрядных общего назначения кс работая с одиночным временем выборки такта. Это позволяет одно-циклу деятельности (ALU) арифметического блока логики. В типичной деятельности АЛУ, 2 операнда выведены наружу от файла регистра, деятельность исполнена, и результат хранится назад в файле регистра – в одном такте.
. Параллельные инструкции "выбирать" и исполнения инструкции
Переустановите и прервите регуляцию
АВР обеспечивает несколько различных источников прерывания. Эти прерывания и отдельный возврат вектор каждое имеют отдельный вектор программы в области памяти программы. Назначают всем прерываниям индивидуала включают биты которым необходимо написать логику одно вместе с глобальным прерыванием позволяют бит в регистре состояния для того чтобы включить прерывание. В зависимости от значения программного счетчика, прерывания могут автоматически быть выведены из строя когда запрограммированы биты БЛБ02 или БЛБ12 замка ботинка. Эта особенность улучшает безопасность программного обеспечения. См. раздел «память программирует» на страница 264 для деталей.
